IC Coder 2.0 已正式上线，并同步启动内测。本次版本面向 FPGA 真实研发场景，对自研 FPGA 专用模型、Agent 执行平台、企业本地知识库、板卡适配与芯片适配能力进行了系统升级。此次升级聚焦一个核心目标：让 AI 从“生成代码片段”进一步进入需求理解、架构设计、RTL 生成、仿真验证、问题定位、约束生成和上板调试等关键环节，形成更加完整、可验证、可落地的 FPGA 研发闭环。
过去一段时间，AI 写 Verilog、AI 生成 RTL、AI 辅助验证已经成为行业热词。但在真实 FPGA 项目中，研发团队更关注的并不是“能否生成一段代码”，而是工程结果能否进入真实流程：需求是否拆解清楚，接口是否定义清楚，TestBench 是否覆盖关键场景，仿真日志是否可解释，约束文件是否适配目标板卡，器件资源与封装是否匹配，最终能否持续修复、回归并上板验证。
这正是 IC Coder 2.0 的升级方向：从“能回答、能生成”，走向“能执行、能验证、能交付”。
目前，IC Coder 已获得世界 500 强企业采购部署，并成为安路科技“大学计划”官方生态合作伙伴。围绕米联客、康芯等FPGA开发板，以及安路 FPGA 器件，IC Coder 已完成关键适配，进一步贴近国产 FPGA 生态和企业研发现场。
图 1 | IC Coder 2.0 产品首页：进入产品后，可直接选择模型与硬件平台，并围绕 FPGA 设计与验证任务发起 Agent 工作流。
一、为什么 IC Coder 2.0 要围绕“真实 FPGA 工程闭环”升级？
如果只把 AI 当成代码补全工具，它的价值会被限制在很窄的一段流程里。FPGA 研发真正难的地方，通常不是写出第一版 RTL，而是让 RTL 在工程约束、器件资源、仿真验证、时序要求、板卡接口和团队规范中稳定工作。
很多通用大模型可以回答硬件问题，也可以生成不少示例代码。但企业研发环境里，真正影响交付质量的是上下文：项目里已有的 IP 怎么复用，接口风格怎么保持一致，约束文件怎么生成，仿真失败怎么定位，波形和日志怎么变成修复建议，目标器件和板卡是否已经被考虑进去。这些都不是单次问答能解决的问题。
我们的判断：FPGA 研发不是“写完代码就结束”，而是从需求、设计、验证、约束、板卡、芯片到回归的连续工程过程。IC Coder 2.0 的目标，就是让 AI进入这个过程。
二、核心架构：自研模型 + Agent 平台 + 企业知识库
图 2 | IC Coder 2.0 核心架构：自研模型、Agent 平台和企业知识库共同构成面向 FPGA 研发的工程闭环平台。
IC Coder 2.0 的底层架构可以概括为三层：第一层是 IC Coder 自研 FPGA 专用模型，负责理解硬件研发语言、工程规范、硬件逻辑和验证反馈；第二层是 IC Coder Agent 平台，负责把任务拆解、执行、验证、分析和修复串起来；第三层是企业本地知识库，负责接入企业代码、IP、规范、器件资料、项目经验和历史问题。
这三层对应三个核心问题：模型是否懂 FPGA，Agent 是否能把研发任务真正执行下去，企业知识库是否能让 AI 逐步理解客户自己的研发体系。只有这三个问题同时解决，AI 才能从“通用问答工具”变成“可落地的 FPGA 研发基础设施”。
三、升级一：自研 FPGA 专用模型，让 AI 先理解硬件研发任务
图 3 | IC Coder 自研 FPGA 专用模型：围绕垂直语料、真实工程样本、任务微调和工具反馈持续训练。
IC Coder 2.0 的第一项升级，是围绕 FPGA 研发场景继续增强自研专用模型。我们不是把通用模型简单接到编辑器里，而是围绕 Verilog / SystemVerilog、RTL 语义、接口协议、状态机、位宽关系、时序约束、验证脚本、工程报告和工具反馈来构建模型能力。
在真实项目中，一个好的 FPGA 模型至少要能做四件事：第一，理解硬件语义，而不是只理解文本表面；第二，理解验证反馈，能把 TestBench、仿真日志、波形和断言结果变成下一步修复建议；第三，理解工程规范，能贴合企业自己的命名、接口、代码风格和复用习惯；第四，理解工具链结果，能把仿真、综合、报告和错误信息转化为可执行判断。
因此，IC Coder 2.0 并不追求让 AI 一上来就写一大段代码，而是更重视在生成之前先建立任务理解，在生成之后能够读懂反馈，并且在多轮迭代中持续修复。这一点对于 FPGA 项目尤其重要，因为硬件设计一旦进入验证、时序、约束和上板环节，任何一个看似很小的边界条件都可能影响最终交付。
真正适合 FPGA 的 AI，不仅要“会写”，还要懂硬件语义、懂验证反馈、懂工程规范、懂工具链结果。
四、升级二：Agent 执行平台，让 AI 从“会回答”升级为“会执行”
图 4 | IC Coder Agent 平台：把任务理解、设计生成、自动验证、问题分析、修复迭代和结果交付串成闭环。
如果说模型是认知核心，那么 Agent 平台就是执行核心。IC Coder 2.0 的 Agent 平台不只是让 AI 给出建议，而是按照 FPGA 研发流程组织任务：先理解需求和目标，再生成设计方案和 RTL，然后构建验证、运行仿真、分析反馈、定位问题，最后推动修复迭代和结果交付。
这套流程里面，每一步都要有依据：需求拆解要能回到用户输入和项目上下文；RTL 生成要能对应接口和功能目标；验证要能运行；日志和波形要能解释；修改建议要能回到工程文件；多轮迭代后要能看到问题是否收敛。对 FPGA 研发来说，这比单次生成更关键。
IC Coder 2.0 的 Agent 平台可以理解为一组面向工程任务的智能体协同：规划智能体负责拆任务，设计智能体负责生成方案，验证智能体负责构建验证流程，分析智能体负责解释结果，修复智能体负责提出修改，工具链智能体负责连接仿真、项目文件和企业研发环境。它的重点不是替代工程师做判断，而是把重复、高频、可验证的执行环节组织起来。
五、升级三：企业私有化部署与本地知识库，让 AI 接入企业自己的研发资产
图 5 | 企业本地知识库：接入代码库、IP 库、设计规范、器件手册、历史项目和常见问题，形成可控的研发能力沉淀。
对企业客户来说，AI 能不能真正用于 FPGA 研发，第一关不是模型参数，而是安全、可控和可集成。FPGA 项目往往涉及代码库、内部 IP、器件资料、设计规范、验证模板、历史项目和交付文档，这些内容不适合随意流向外部环境。
IC Coder 2.0 支持企业私有化部署，可以在企业内网、私有云或可控环境中部署模型服务、Agent 执行平台和本地知识库。企业可以将代码、IP、规范、器件资料和验证反馈沉淀到本地知识库里，让 AI 的输出逐步贴近企业自身研发体系，同时帮助研发资产长期沉淀。
这也是我们特别重视企业版的原因。对于大型研发团队、研究所、高校实验平台和FPGA 方案商来说，AI 不是一个外置聊天窗口，而应该成为研发基础设施的一部分：它需要接入企业自己的数据边界、权限体系、工具链流程和项目历史。
企业版重点：模型、Agent、代码、IP、器件资料和验证数据可以保留在企业可控环境中，让 AI 更安全、更贴合、更可复用。
六、升级四：板卡适配能力进一步完善，减少约束和上板调试成本
FPGA 工程能不能落地，往往不只取决于 RTL 写得好不好，还取决于目标板卡是否被正确理解。实际开发中，工程师需要反复查板卡资料、确认引脚、配置约束、理解外设接口、处理时钟和复位关系，再把这些信息放到工程文件里。这个过程机械、繁琐，但又不能出错。
图 6 | IC Coder 2.0 的硬件平台配置界面：当前已适配米联客、康芯等开发板，支持推荐开发板与自定义配置。
IC Coder 2.0 在板卡适配能力上进一步完善，目前已完成米联客、康芯等方案商的FPGA开发板适配。用户选择目标开发板后，IC Coder 可以结合板卡资料和器件信息，辅助生成更贴近真实板卡环境的约束文件，减少手工配置、反复查资料和上板调试成本。
这件事对高校、研究所、企业原型验证和国产 FPGA 生态都很重要。AI 生成的工程如果脱离具体板卡，往往只能停留在“看起来能跑”的阶段；只有把开发板、外设接口、引脚约束和工程目标连接起来，生成结果才有机会进入真实上板流程。
七、升级五：安路 FPGA 芯片适配已完成，让生成结果进入具体器件环境
除了板卡适配，IC Coder 2.0 也完成了安路 FPGA 芯片适配。用户现在可以在 IC Coder 中直接选择对应的安路 FPGA 器件开展设计。AI 在生成 RTL、约束和工程内容时，会同步考虑器件资源、封装、引脚和工程约束，使生成结果更贴近真实芯片环境。
图 7 | IC Coder 2.0 的安路 EG4 器件选择与约束准备界面：示例器件为 EG4S20CG324，封装为 LFBGA324。
以截图中的安路 EG4 系列为例，界面中可以看到芯片型号、封装、资源规模、IO BANK、约束准备状态和输出目标文件等信息。对工程师来说，这意味着 AI 不再只是面对一段抽象 RTL，而是面对一个有资源、有封装、有引脚、有约束的真实 FPGA 器件。
我们认为，这会是 AI for FPGA 落地的关键一步。因为 FPGA 开发天然和器件、板卡、接口、约束、工具链高度耦合。如果 AI 不理解器件和板卡，它生成的内容就很难真正进入工程交付；如果 AI 能理解目标器件和目标板卡，工程可用性就会显著提升。
八、从 VSCode 插件到企业版：让 AI 工作在工程师熟悉的研发入口里
IC Coder 的产品入口首先贴近工程师日常使用环境。VSCode 插件会成为工程师侧的高频入口，用于连接项目上下文、模型能力、Agent 执行平台和企业私有化环境。研发人员不需要离开代码工程，就可以围绕需求拆解、RTL 生成、TestBench 构建、仿真反馈分析和修复迭代开展工作。
在产品形态上，IC Coder 2.0 将同时覆盖企业和个人两类使用方式。企业版面向企业研发团队、研究所、高校实验平台和生态合作伙伴，重点支持私有化部署、本地知识库、工具链适配、板卡适配和芯片适配。
个人订阅版也即将上线，面向个人工程师、高校师生、FPGA 学习者和轻量项目，让更多用户可以低门槛体验 AI for FPGA 的工程能力。
在产品形态上，企业用户更关注安全、可控、可集成，个人开发者更关注易用、可试、能快速进入真实工程。IC Coder 2.0 将持续覆盖企业版与个人订阅版两种产品形态，兼顾企业研发场景与个人开发者的轻量化使用需求。
九、适用场景与内测对象
这次内测更适合有真实 FPGA 研发、验证、教学、板卡或生态适配需求的用户。我们希望优先邀请能够给出真实工程反馈的团队和开发者参与，把产品继续往工程落地方向打磨。
正在做 FPGA / RTL 开发的企业研发团队&研究所，尤其是希望提升需求拆解、代码生成、验证回归和问题修复效率的团队。
希望构建内部 AI 辅助研发流程的芯片、通信、工业控制、机器人、仪器仪表等方向团队。
正在使用或推广国产 FPGA 器件、开发板、教学平台和实验平台的生态伙伴。
关注 AI for FPGA / AI for EDA 的高校、科研机构、课程团队和个人开发者。
希望提前体验个人订阅版的 FPGA 工程师、高校师生与个人开发者。
十、内测申请方式
本次 IC Coder 2.0 内测采用申请制。用户扫码提交《IC Coder 试用申请》后，我们将根据应用场景安排专员联系，协助完成账号开通、试用导入与技术支持。
我们将根据申请场景和内测节奏，分批开放试用名额。
结语
IC Coder 2.0 不是一次简单的功能更新，而是 IC Coder 面向 FPGA 真实研发流程的一次系统升级。我们更关注的不是 AI 能否生成一个演示级 Demo，而是它能否理解真实需求、连接真实工具链、适配真实器件和板卡、读取真实反馈，并在多轮迭代中让工程结果逐步接近可交付。
未来，IC Coder 将持续围绕 FPGA 研发基础设施迭代：持续提升FPGA专用模型能力、Agent 执行稳定性、验证闭环完整性、板卡与芯片生态适配能力，并逐步完善企业版与个人订阅版产品形态。我们欢迎更多合作伙伴、企业研发团队、高校师生和个人开发者参与内测，共同推动 AI for FPGA 进入更真实、更可验证、更可落地的工程场景。
如希望使用或者采购该工具产品,请点击或扫码填写需求信息
