软件无线电（SDR）通过将信号处理链路从固定专用硬件迁移至可编程器件，使单套硬件即可适配多种通信协议与频段，是当前无线通信、频谱监测和测试测量等方向的核心技术路径。
成都华微电子科技股份有限公司（以下简称成都华微）基于CSD7Z020 异构SoC搭配 CSD9361 宽带射频收发器为核心，搭建了一套可重构的SDR硬件平台。该组合打通了从射频前端到基带处理再到应用层的完整数据通路，便于研发工程师进行二次开发和快速原型验证，可服务于以下场景：
▸ 小型通信基站：作为基带处理平台，支持多制式切换
▸ 频谱感知与管理：利用70MHz~6GHz宽频覆盖进行频段扫描与信号识别
▸ 雷达与探测：支持快速跳频
▸ 卫星通信终端：承担地面终端站收发信机基带处理
▸ 射频测试仪器：作为信号发生器或频谱分析仪核心单元
▸ 教学与科研：为高校和研究所提供算法验证与原型开发平台
1.器件与系统架构介绍
CSD7Z020
处理器系统+可编程逻辑异构融合SoC
CSD7Z020将CPU与FPGA逻辑集成于单芯片，主要片上资源包括：
▸ 双核CPU（最高800MHz），配备NEON SIMD指令集和浮点运算单元
▸ FPGA可编程逻辑：约85K逻辑单元、4.9Mb Block RAM
▸ 硬核DDR3存储控制器，支持16/32位位宽，最高速率1066Mbps
▸ 外设接口：千兆以太网（GEM）、USB 2.0 OTG、SPI、UART、CAN、I2C、SD/SDIO、GPIO
▸ CPU与FPGA之间通过总线互联，支持高速数据搬移
异构SoC架构优势在于：处理器侧可运行Linux等操作系统承载协议栈和上层应用，FPGA侧则承担高速实时信号处理任务，两者通过片内AXI总线低延迟通信，满足SDR系统对实时性和灵活性的双重要求。
CSD9361：宽带射频敏捷收发器
CSD9361是一款高集成度射频收发芯片，关键指标如下：
▸ 工作频段：70MHz ~ 6GHz，覆盖主流通信频段
▸ 收发架构：2R2T MIMO，可配置为1R1T或2R2T
▸ 通道带宽：200kHz ~ 56MHz可调
▸ 数据转换器：12位ADC/DAC
▸ 片内滤波：HB半带滤波器 + FIR滤波器，支持多级抽取/插值
▸ 双工支持：TDD与FDD
▸ 数字接口：LVDS/CMOS高速接口
▸ 频率切换：内置快速合成器与校准算法，支持万跳
整体架构
系统由CSD9361负责射频信号的收发与模数/数模转换，转换后的数字IQ数据通过LVDS/CMOS总线传入CSD7Z020的可编程逻辑侧。处理器系统侧完成数据帧的解析与组装、跨时钟域缓冲以及通过AXI HP端口的DMA搬移。处理器系统侧则承担射频芯片的SPI参数配置、基带算法运算以及上层协议处理。可编程逻辑与处理器系统协同工作，将射频前端、基带处理和应用层贯通为一条完整的数据链路。
图1：CSD7Z020 +CSD9361 系统架构框图
2.数据通路设计
接收链路
（CSD9361 → 可编程逻辑 → DDR）
射频信号经CSD9361内部放大、混频和滤波后，由ADC数字转化为12位IQ采样数据。这些数据经过片内HB/FIR滤波器抽取处理后，通过LVDS/CMOS接口输出至CSD7Z020的可编程逻辑侧。
可编程逻辑侧接收逻辑的工作流程：
1. 使用IDDR原语和IDEAY对输入数据线进行双边沿采样，恢复原始数据流
2. 执行帧检测，从数据流中提取IQ分量并按12位宽度对齐
3. 通过异步FIFO将数据从BBP时钟域安全传递到可编程逻辑系统时钟域
4. 进行位宽转换，将数据打包
5. 通过AXI HP端口以DMA方式将数据写入DDR内存
随后处理器系统侧的处理器从DDR中读取IQ数据进行后续的解调、解码等基带运算。
图2：接收数据通路框图
（CSD9361 → 可编程逻辑 → DDR）
发送链路
（DDR → 可编程逻辑 → CSD9361）
发送方向的流程与接收方向对称：
1.处理器系统侧在DDR中准备好待发送的基带IQ波形数据
2. 可编程逻辑侧通过AXI HP端口以DMA方式从DDR读取数据
3. 经异步FIFO缓冲后执行位宽转换与帧格式组装
4. 使用ODDR原语将数据转换为LVDS/CMOS数据流
5. CSD9361接收IQ数据经上变频后由DAC还原为模拟信号
图3：发送数据通路框图
（DDR → 可编程逻辑 → CSD9361）
3.方案优势
灵活可编程与深度定制能力
▸ CSD9361的工作频率、通道带宽、采样率、增益等参数均可由处理器系统侧通过SPI接口实时设定，用户无需修改硬件设计即可切换工作频段、调整通道配置或更换通信制式。
▸ 支持FDD与TDD双工模式切换，兼容LTE、WCDMA、GSM、NB-IoT、LoRa等多种无线标准，也可用于自定义波形的验证与测试。
▸ CSD7Z020的处理器系统+可编程逻辑双域能力为SDR开发提供了充分的定制空间：可编程逻辑侧可实现接口转换和信号处理模块，处理器系统侧可运行Linux承载协议栈和应用层业务。
高集成度与链路可靠性
▸ 单芯片集成处理器、DDR控制器、外设接口和FPGA逻辑的CSD7Z020，配合高度集成的CSD9361射频收发器，使整个SDR系统的器件数量大幅减少。
▸ 片上集成的设计缩短了信号走线距离，有利于降低功耗和时延。
结语
CSD7Z020与CSD9361的组合方案，将异构SoC的灵活处理能力与宽带射频收发器的全频段覆盖能力相结合构建了完整可靠的射频-基带-应用数据通路。该方案在软件可重构性、硬件可扩展性和系统集成度方面具有显著优势，可服务于软件无线电开发、频谱监测、通信测试测量等多种应用场景，帮助开发团队加速从概念验证到产品量产的进程。
CSD7Z020
·每个处理器包含单精度/双精度浮点单元 NEON、每个处理器均有各自的 32KB 指令高速缓存和 32KB 数据高速缓存（L1 高速缓存）
·512KB 的 L2 高速缓存、256KB 的片上存储器
·支持 DDR3 外部存储器
·支持QSPI、NAND、NOR 等外部静态存储器
·8 个 DMA 通道、2 个 UART、2 个 CAN、2 个 I2C、2 个 SPI、4个 32 位 GPIO、2 个 USB2.0、2 个三速以太网、2 个 SD/SDIO、以及支持 AXI 接口等。
与此同时，CSD7Z020系列电路的可编程逻辑具有丰富的资源，包括 85K 个可编程逻辑单元、220 个 DSP、4.5Mb 的可编程 Block RAM、100000 个触发器、50000 个查找表（LUT）等。
主要可应用于需要从图像中提取数据的软件算法，并进行大量像素点处理的图像视频处理系统，包括医疗内窥设备、轨道交通、电力设备、工业自动化、有线和无线通信、防务和航空航天等领域。
CSD9361
·单芯片集成 2×2 MIMO 收发器、PLL 合成器、高性能 ADC/DAC 与数字滤波器、LVDS/CMOS接口
·具备覆盖 70 MHz到6GHz频段
·通道带宽可在200KHz到56 MHz 范围内调谐
·万跳级快速跳频，支持多片同步等特性。
CSD9361在设计上采用先进的电路设计和工艺，且提供简单的数字接口以便于基带处理器或其他数字系统连接，具备宽频带、高集成度、低功耗、易于使用的特点，可广泛应用于基站、无线测试设备、无线图传以及多模式多频段的收发机设计。
文章来源：成都华微
