跳转到主要内容

开源ISP-xkISP

由 judy 提交于

本文转载自：<span id="profileBt"><a href="https://mp.weixin.qq.com/s/UeHCmPHcODZnCE5mpTBj5Q"&gt; OpenFPGA微信公众号</a></span>

<strong>介绍</strong>

xkISP 是基于 Xilinx HLS 的开源图像信号处理器 (ISP)。xkISP由复旦大学VIP实验室和阿里巴巴DAMO CTL实验室联合开发。到目前为止，xkISP 支持处理任意分辨率的 12 位原始图像数据。整个流水线包括17个功能模块，如下所示：

<strong>ISP算法及架构分析介绍</strong>
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100561857-26…; alt=""></center>

<strong>文件结构</strong>

xkISP
├─fpga
│ host.cpp
│ top.cpp
│ top.h
│ xcl2.cpp
│ xcl2.h
│
├─src
│ isp_top.h
│ file_define.h
│ "*module*".cpp
│ "*module*".h
│ ...
│
├─tb
│ tb_"*module*".cpp
│ ...
│
├─tcl
│ Makefile
│ "*module*".tcl
│ "*module*"_directives.tcl
│ ...
│
├─tv
│ Makefile
│ hls_param.txt
│ input.raw
│ isp
│ readme_for_tv
├─ LICENSE
├─ setup_env.sh
└─ README.md

<ul data-tool="mdnice编辑器">
<li>fpga包含用于集成验证的代码文件。</li>
<li>src包含源代码文件，它们是 xkISP 项目的单个模块和用于单个模块测试的头文件（ file_define.h ）。</li>
<li>《<a target="_blank" href="http://mp.weixin.qq.com/s?__biz=Mzg4ODA5NzM1Nw==&amp;mid=2247506063&amp…; textvalue="优秀的 Verilog/FPGA开源项目介绍（二十六）- ISP (图像信号处理)" linktype="text" imgurl="" imgdata="null" data-itemshowtype="0" tab="innerlink" data-linktype="2" hasload="1"><strong>优秀的 Verilog/FPGA开源项目介绍（二十六）- ISP (图像信号处理)</strong></a>》<br />
</li>
<li>tb包含用于在模块级别验证与 Cmodel( tv/isp )的功能一致性的代码文件。</li>
<li>tcl包含用于执行tb ( &quot; module&quot;.tcl ) 中的代码文件并为src ( &quot;module&quot;_directives.tcl )中的代码文件添加 pragma 命令的脚本。tcl中的 Makefile用于模块级验证。</li>
<li>tv包含用于生成测试向量的文件。可以阅读readme_for_tv了解更多详情。setup_env.sh用于指定开发工具。（Vitis HLS 或 Vivado）</li>
</ul>

<strong>代码</strong>

http://www.openasic.org/topic/128/xkisp-open-source-isp-ip-core?_=16567…

注意：需要注册

https://github.com/openasic-org/xkISP

复旦大学VIP实验室推出的，同时之前介绍的H.264/H.265都是这个NB的实验室推出的，关于ISP算法的介绍：

https://zhuanlan.zhihu.com/p/496782453

上面文章介绍的非常详细，肯定会让你受益匪浅~