跳转到主要内容

创建K26 SOM最小系统

由 judy 提交于

本文转载自：<span id="profileBt"><a href="https://mp.weixin.qq.com/s/qVmMrgx0GFj0oYTJh8fUfw"&gt; 硬码农二毛哥微信公众号</a></span>

本文介绍如何使用K26 SOM新建最小系统，以及如何解决工程中经常出现的问题。

<strong>新建Vivado工程</strong>

<strong>选择K26 SOM单板</strong>

在Vivado中新建工程，选中board中的Kria K26C SOM。
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

<strong>新建bd文件</strong>

在新建的bd文件中添加Zynq UltraScale+MPSoC
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

此时的Zynq UltraScale+MPSoC中配置信息不是SOM单板的信息。
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

<strong>运行Run Block Automation</strong>

<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

默认会勾选Apply Board Preset，运行之后Zynq UltraScale+MPSoC导入K26 SOM配置，这一步很重要。

完成下图所示连接：
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

默认配置中没有加入UART，Vitis工程中要用到串口，所以加入UART。
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

<strong>Create HDL Wrapper</strong>

<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

<strong>Generate Bitstream</strong>

编译工程，生成bit文件。

<strong>新建Vitis工程</strong>

Export Hardware Platform

先导出硬件平台
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

Lauch Vitis IDE

新建工程
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

<strong>Vitis工程路径改变</strong>

当工程文件路径发生变化时，打开Vitis时需要重新选中工程路径。进入工程后，需要重新选择Platform
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

点击Manage
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

选择xpfm文件位置
<center><img src="http://xilinx.eetrend.com/files/2022-07/%E5%8D%9A%E5%AE%A2/100562194-26…; alt=""></center>

选择yes，重新编译工程。

<strong>XSA文件发生变化</strong>

当vivado工程代码发生变化时，重新生成xsa文件，在Vitis工程中需要做如下操作：

<li>Updatae Hardware Specificatioon</li>

<li>编译platform</li>

<li>编译工程</li>