函数 | FPGA 开发圈

函数

Vivado中xilinx_courdic IP核(求exp指数函数)使用

guanxiao_505740 在周五, 11/27/2020 - 08:52 提交

由于Verilog/Vhdl没有计算exp指数函数的库函数，所以在开发过程中可利用cordic IP核做exp函数即e^x值；但前提要保证输入范围在（-pi/4—pi/4）。在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可如下图

judy 在周二, 03/19/2019 - 10:31 提交

python内置了一些非常巧妙而且强大的内置函数，对初学者来说，一般不怎么用到，我也是用了一段时间python之后才发现，哇还有这么好的函数，这个函数都是经典的而且经过严格测试的,可以一下子省了你原来很多事情，代码不仅简洁易读了很多，而且不用自己去闭门造车.既方便了自己又减少了bug

每日头条

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。