时序电路

首先对于纯组合逻辑电路来说，其逻辑功能块的输出仅仅与当前的输入值有关系，其电路延时分析也非常的简单，只考虑输入到输出的信号延时Tdelay，但是影响Tdelay时间的因素比较多，比如不同的器件输入到输出的延时时间不同，不同的工艺条件以及在不同的环境下，Tdelay的时间也不同

<font color="#FF8000">作者： 小鱼，Xilinx学术合作</font>

一. 概述
时序逻辑示意图，如下图所示。数据从一个寄存器出来，经过组合逻辑到达下一个寄存器。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201811/13907-407…; width="670"></center>

在学习数字电路的过程中，我们都知道时序逻辑，但是大家对时序逻辑真的了解吗？

（1）纯组合逻辑电路的缺点在哪？

（3）纯组合逻辑电路完成不了什么功能？

（2）为什么需要时钟和寄存器呢？

带着这三个疑问我们来认识一下时序逻辑电路。