时序逻辑

FPGA之组合逻辑与时序逻辑

由 francis zhang 提交于周三, 27 三月 2024 - 13:33

数字逻辑电路根据逻辑功能的不同，可以分成两大类

由 judy 提交于周四, 1 二月 2024 - 15:28

时序逻辑电路的输出不是瞬时发生的，而是需要一定的时间

由 judy 提交于周五, 17 三月 2023 - 09:35

这篇文章将讨论 verilog 中一个重要的结构---- always 块（always block）。

今天让我跟一起来学习一下两种逻辑的区别以及使用环境。

本文介绍两种逻辑的区别以及使用环境。