时序逻辑

FPGA之组合逻辑与时序逻辑

francis zhang 在 周三, 03/27/2024 - 13:33 提交

数字逻辑电路根据逻辑功能的不同，可以分成两大类

为什么时序逻辑电路会落后一拍？

judy 在 周四, 02/01/2024 - 15:28 提交

时序逻辑电路的输出不是瞬时发生的，而是需要一定的时间

Verilog使用always块实现时序逻辑

judy 在 周五, 03/17/2023 - 09:35 提交

这篇文章将讨论 verilog 中一个重要的结构---- always 块（always block）。

时序逻辑和组合逻辑的区别和使用

judy 在 周一, 12/26/2022 - 09:29 提交

今天让我跟一起来学习一下两种逻辑的区别以及使用环境。

时序逻辑和组合逻辑的区别和使用​

judy 在 周五, 08/05/2022 - 08:18 提交

本文介绍两种逻辑的区别以及使用环境。