智权半导体 | FPGA 开发圈

增加验证覆盖范围并减少工作量？SmartDV完备的VIP助您实现又快又好的芯片设计！

judy 在周三, 03/19/2025 - 15:27 提交

随着现代芯片的复杂性不断提高，验证成为芯片设计过程中最耗时和费力的部分，许多芯片设计项目通常要耗费大约60%-80%的项目资源用于验证

judy 在周五, 01/24/2025 - 15:40 提交

本文诠释了为什么在今天的电子行业中更加需要使用VIP在验证环境中来改进调试、覆盖收敛和提升质量，以加快项目交付和增加投资回报

judy 在周二, 10/22/2024 - 16:50 提交

本文以实际案例分析的方式来揭示合规性测试、互操作性测和实现方法

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。