智能计算 | FPGA 开发圈

智能计算

AI芯片技术演进的双轨路径：从通用架构到领域专用的并行演进——指令集优化与电路级重构协同塑造智能计算新生态

judy 在周一, 01/19/2026 - 15:56 提交

随着人工智能从算法研究走向大规模工程化与产业化落地，计算负载呈现出算力需求激增与应用形态高度分化并存的特征。

judy 在周一, 11/10/2025 - 10:01 提交

Arteris 的 IP 和软件产品将用于简化设计工作流程、优化数据传输，并实现跨越数据中心、通信、视觉、工业自动化、机器人、航空航天及国防应用的智能计算

精彩推荐

在实际开发测试中，会出现单通传输正常的情况下多通道传输异常的情况。本文以实际调试时遇到的问题进行总结。

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。

本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。

本文简单介绍了如何用Hyperlynx来做GTYP的 IBIS AMI仿真，以及可以通过仿真输出文件来画出以帮助分析。