Vitis AI 工具概述
judy 在 周四, 03/30/2023 - 10:14 提交
深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成
每日头条
借助 AMD自适应SoC 与 XYLON 框架实现毫秒级汽车功能切换
judy 在 周三, 03/29/2023 - 14:18 提交
在当今汽车行业中，灵活应变能力可谓至关重要。几十年来，灵活应变的特性令 AMD车规级器件成功脱颖而出
Vitis AI 优化器用户指南
judy 在 周三, 03/29/2023 - 14:07 提交
本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow
Versal ACAP: PCI Express
judy 在 周三, 03/29/2023 - 09:58 提交
PCI Express就像是一条数据的高速公路，可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求
Versal ACAP Transceivers Wizard LogiCORE IP 产品指南
judy 在 周一, 03/27/2023 - 15:55 提交
此向导有助于配置一个或多个串行收发器。此向导还有助于生成设计示例，用于进行简单仿真。
UltraScale+ 器件 Integrated Block for PCI Express 产品指南(v1.3)
judy 在 周四, 03/23/2023 - 09:24 提交
该核属于高带宽、高可缩放性且高可靠性的串行互连构建块解决方案，适用于基于UltraScale+™架构的器件。
Vitis IDE Git 集成快速入门
judy 在 周三, 03/22/2023 - 15:25 提交
本文将探讨如何在 Vitis™ 中使用 Git 集成以及如何使用团队操作来共享 Vitis 工程
DMA/Bridge Subsystem for PCI Express 产品指南 (v4.1)
judy 在 周三, 03/22/2023 - 09:34 提交
赛灵思 DMA Subsystem for PCI Express® 可实现高性能、可配置的分散聚集 DMA
Vitis 软件平台安装
judy 在 周二, 03/21/2023 - 16:03 提交
Vitis软件平台由适用于交互式工程开发的集成设计环境和适用于脚本化或手动应用开发的命令行工具组成
AMD FPGA的SelectMAP加载模式
judy 在 周五, 03/17/2023 - 15:10 提交
在不带内置ARM核的AMD FPGA产品系列中，FPGA的程序加载方式并没有发生大的变化