流水线设计

本文是该系列的第16篇。流水线（pipeline）是FPGA设计中经常提到的一种技巧，通过消耗更多的资源来提升系统的运行速度。本文将以FIR滤波器的设计为主题，详细介绍如何把一个设计“流水线化”，并进行时序分析体会流水线设计带来的好处。