滤波器

在信道化到处理中有可能会涉及到滤波器变带宽的需求，这时可以利用IP（以Xilinx为例）提供多系数组功能

最近在学习FPGA DSP相关设计，从滤波器开始学习，最开始先生成两个正弦信号，产生混频信号，通过modelsim仿真来验证设计。 本案例用Block Design方法进行设计（也可以选择编写.v文件的形式进行设计）。

<strong>信号源产生</strong>
本次案例用DDS IP核产生两个简单的正弦信号，为了方便后面观察，这里分别产生一个4M和一个5M的正弦信号。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13817-40325-…; alt=""></center>

双击打开DDS IP核进入设置，对相关参数进行设置