跳转到主要内容
国际橡塑展报名
国际橡塑展报名
国际橡塑展报名

FPGA工程师

资深FPGA工程师讲给初学者的肺腑之言

demi /

很多FPGA初学者,都会怀疑学习FPGA有没有前途,发展前景怎么样,到底该怎样学习FPGA???各种迷茫,导致无法踏踏实实、全身心投入FPGA学习与开发工作中。下面请看看一个死磕FPGA 15年的大神给大家的肺腑之言,相信看完之后的你不在徘徊、不再犹豫、能够勇往直前。

FPGA工程师注意!掌握这些有源电容放电电路设计要领,和“损坏系统”说拜拜!

demi /

电信设备,服务器和数据中心的最新FPGA具有多个电源轨,需要正确排序才能安全地为这些系统上下供电。高可靠性DC-DC稳压器和FPGA电源管理的设计人员需要一种简单的方法来安全地放电大容量电容器,以避免损坏系统。

一个大龄FPGA工程师的9年人生忠告,你不看看?

judy /

我做FPGA开发9年多了,算是一个大龄工程师了。期间接触过一些项目管理和技术支持之类的工作,不知道为什么,脱离研发做这些工作我总觉得不踏实,也许天生就适合死磕技术。

就是不知道继续这么死磕下去会怎么样,曾经也很迷茫,生怕随着年龄的增长,精力比不上年轻人,加班熬夜啥的心有余而力不足,会被逐渐淘汰。迷茫啥的就不细谈了,好在我也想了很多,逐渐想明白了很多,这篇文章,我一定要给做FPGA的兄弟姐妹打打气。

我现在最庆幸是事情就是从进入职场到现在一直是FPGA开发,我感觉,做FPGA开发这行经验也是很重要的,入门简单,想提升会越来越难。做FPGA开发不只是会写写verilog和VHDL代码这么简单,我记得刚学习verilog的时候,光是要搞明白哪些语句可以综合,哪些语句不可以综合,就花费了很长时间。

硬件开发语言是要映射成数字逻辑电路的,随着做FPGA的时间长了,写代码的时候脑子里都是0/1的翻转,会逐渐映射出一个个与非门、触发器、存储器,以及他们之间的连线,并且时时刻刻考虑怎样设计才能保证面积最小或者延迟最低。

功能做对了还要考虑时序的优化,就算你功能设计的再完美,代码写的再简洁,设计的时候没有考虑时序,一切都是花架子、空摆设。