mMIMO | FPGA 开发圈

AI 驱动 + Agilex™ SoC FPGA 搞定高级信道估计，mMIMO 降本增效双在线

judy 在周四, 10/30/2025 - 15:14 提交

在大规模 MIMO (mMIMO) 等高密度无线系统中，信道估计不仅是衡量性能的核心指标，更是决定系统能效的关键一环。

judy 在周三, 06/28/2023 - 10:02 提交

NEC选择采用高性能且可扩展的AMD Versal™ AI Core自适应SoC进行设计

judy 在周二, 10/11/2022 - 14:26 提交

本文以面向mMIMO的有源天线单元架构和主要需求为重点，进一步对RU进行探讨。

judy 在周三, 09/21/2022 - 14:43 提交

本文提供了关于O-RAN架构的教程，以及规范RU、DU和CU之间接口的方法，以实现互操作性

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。