FPGA时序优化技术之重定时（Retiming）
judy 在 周二, 01/31/2023 - 15:18 提交
重定时和流水线是强大的技术，广泛应用于当今的 FPGA 综合工具中
Retiming
Vivado综合操作中的重定时（Retiming）
judy 在 周二, 03/12/2019 - 15:25 提交
重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。