综合（Synthesis）是指将RTL设计转换为门级描述。Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持System Verilog 2012、Verilog 2005、VHDL 2008、混合语言中的可综合子集，以及XDC设计约束文件（基于工业标准的SDC文件），此外还支持RTL属性来控制综合细节。
<strong>综合设置选项</strong>
在Flow Navigator中点击Settings，切换到Synthesis标签中：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13794-40192-…; alt="" width="670"></center>
![http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13794-40192-…](http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201810/13794-40192-01.png"){kind=link}