XilSEM | FPGA 开发圈

XilSEM可插错错误类型及log示例

judy 在周日, 01/04/2026 - 09:38 提交

本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。

judy 在周二, 03/12/2024 - 15:05 提交

本文介绍如何推迟XilSEM扫描功能的开始。

judy 在周二, 03/05/2024 - 16:07 提交

本文介绍如何在Versal器件中推迟XilSEM的扫描工作

judy 在周五, 01/06/2023 - 16:40 提交

本文介绍了如何开启Versal最基本的XilSEM功能。

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。

本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。

本文简单介绍了如何用Hyperlynx来做GTYP的 IBIS AMI仿真，以及可以通过仿真输出文件来画出以帮助分析。

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。