ZC702

SDSoC+ DVFS on ZC702

由 judy 提交于周四, 30 五月 2019 - 09:25

该项目用2018.2版Vivado, SDSoC, Petalinux搭建，只适用于2018.2版本！
搭建环境：
Windows10: Vivado2018.2, SDSoC2018.2(也可以在Ubuntu16.04完成)
Ubuntu16.04: Petalinux2018.2
PYNQ-Z1/Z2, v2.1 img

在本系列视频中，我们将了解如何将三重缓存模式下设置的 AXI VDMA IP 集成到 Vivado 设计的视频流水中。该设计将针对使用 PS DDR 的 Zynq®-7000 SoC ZC702 评估套件来进行设计。

在上一个视频系列中（编号 21）中，我们创建了一种设计，可将模式（使用的是 LogiCORE™ IP 视频测试模式生成器 (TPG) 的核）发送到 Zynq®-7000 SoC ZC702 评估套件的板载 HDMI 中。在本视频系列中，我们来了解一下如何修改硬件设计和应用以支持多种视频分辨率。

ZYNQ+Vivado2015.2系列（十五）AXI Timer 用户定时器中断控制LED

由 judy 提交于周一, 21 一月 2019 - 09:47

前面的中断学习中我们学了按键，GPIO，Timer，是时候把它们整合到一起了。今天我们混合使用PS/PL部分的资源，建立一个比较大的系统

ZYNQ+Vivado2015.2系列（十四）按键中断控制LED亮灭

由 judy 提交于周二, 8 一月 2019 - 11:24

前面我们介绍了按键中断，其实我们稍作修改就可以用按键控制LED了。做个小实验，两个按键分别控制两个led亮灭。

板子：zc702。

硬件部分

添加zynq核：

勾选串口用于打印信息，勾选EMIO，我们控制两个led，所以需要2bit
<center><img src="http://xilinx.eetrend.com/files/2019-01/%E5%8D%9A%E5%AE%A2/100016889-56…; alt="" width="670"></center>

ZYNQ+Vivado2015.2系列（十二）按键中断（PL中断请求）

由 judy 提交于周三, 26 十二月 2018 - 14:39

PS和PL之间的交互，怎么都逃不过中断，稍微大型的数字系统，PS和PL之间配合使用就需要中断作为桥梁。本文通过按键发起中断请求尝试学习PL请求中断的处理机制。

上一节我们观察了AXI总线的信号，了解了基于AXI总线读写的时序，这一节我们继续探索基于AXI总线的设计，来看一看ZYNQ系列开发板的独特优势，PS可以控制PL产生定制化的行为，而不需要去动硬件代码。

这次实验是产生频率和占空比可调的PWM（Pulse Width Modulation）信号，调用8次，产生8路PWM波，并用这些信号去控制8路LED灯，观察实验效果。后面会做一个比较。

用的板子是zc702。

新建一个工程，命名为PWM_AXI_Lite

创建基于AXI总线的PWM波IP

IP设计为一个寄存器负责控制频率，一个寄存器负责控制占空比。

创建一个IP核，tools-->Create and Package ，这里需要16个寄存器，创建方法见系列（六）、系列（七），这里命名为PWM_AXI_Lite。

在IP核工程里，新建一个PWM模块文件，这里占空比设计的比较糙，直接就用一个计数值代替功能，后面的软件设计要注意：