ZCU111

本篇博文会为您演示如何生成设计，以及在评估板启动后如何使用 API 来配置 CC 设置。

本文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用

对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）

费米实验室,普林斯顿大学，芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制器-QICK (QuantumInstrumentation Control Kit)，能够支持直接合成最高6GHz载波频率的控制脉冲。QICK包含Xilinx的ZCU111评估板，定制化的固件和软件和一个可选的定制化的模拟前端板。

在PYNQ RFSoCWorkshop之后，Xilinx再次推出DSP-PYNQ，与之前只发布了基于RFSoC2x2开发套件的overlay和notebooks不同，本次发布的工程增加了对ZCU111和Ultra96的支持。

本电子书重点介绍了Xilinx Zync® UltraScale+™ RFSoC，一个可扩展至完全支持6GHz以下频段的单芯片自适应无线电平台。此高性能RFSoC支持雷达、5G和卫星通信等RF无线解决方案所需的低功耗、高性能等特性。Zynq UltraScale+ RFSoC ZCU111评估套件旨在评估UltraScale+ ZCU28DR器件，并提供全面的射频模数信号链原型平台。

本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过 AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。

Zynq® UltraScale+™ RFSoC ZCU111 评估套件有助于设计人员为无线、有线接入、预警 (EW)／雷达以及其它高性能 RF 应用快速启动 RF-Class 模拟设计.该套件采用 Zynq Ultrascale+ RFSoC，支持 8x 4GSPS 12 位 ADC、8x 6.5GSPS 14 位 DAC 和 8 个软决定前向纠错 (SD-FEC)。该套件配有 ARM Cortex A53 和 ARM Cortex-R5 子系统、UltraScale+ 可编程逻辑以及 Zynq UltraScale+ 器件中的最高信号处理带宽，可提供一个快速、全面的 RF 模数信号链原型设计平台。
<center><img src="http://xilinx.eetrend.com/files/2019-05/wen_zhang_/100042784-68348-zcu1…; alt=""></center>

Zynq UltraScale + ZCU111 评估套件和功能概述。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5825561743001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：Joe DeLaere，赛灵思 Zynq UltraScale+ RFSoC 套件产品市场经理</font>

赛灵思推出了新款 Zynq UltraScale+ RFSoC ZCU111 评估套件，用于支持 RF 级模拟设计评估，便于广大用户亲身尝试这款颠覆性技术。该套件属于同类首创，采用 Zynq UltraScale+ RFSoC ，整合了多 Gb ADC 和 DAC 采样功能以及 FPGA 逻辑。

<strong>同类首创！！！！！</strong>
这款套件为什么是首创？所有其他类型 RF-ADC/DAC 均为分离式架构，这就需要购买 FPGA 评估卡外加ADC / DAC 子卡，并通过 FMC 或其他连接器进行连接。分离式实现方案在可用性和设计方面都面临一些挑战。分离式 ADC/DAC 解决方案的高速收发器功耗很高，此外 FPGA 和 DAC/ADC 之间的串行连接功耗也较高，例如 DAC/ADC 和 FPGA 之间的标准接口 JESD204。对通道数量较高的应用而言（如 8x8），这就会额外增加 28W 的功耗。