技术
<font color="#FF8000">作者：Steve Leibson</font>
人们经常需要开发定制的仪器用于实验或生产测试。早期的方法是通过 GPIB/IEEE-488 接口来连接仪器，并通过台式电脑或工作站进行控制。如今流行的则是 PXI 和 PXI Express 机架系统等更加模块化的方法。然而，此类安装可能很昂贵，尤其对于一次性测试或一次性堆叠更是如此。
为加快开发速度并降低定制仪器的成本，设计人员应考虑具有充足板载模数转换器 (ADC) 或数模转换器 (DAC) 资源的单板仪器平台，所有资源均由嵌入式处理器和配套的 FPGA 进行控制。
<font color="#FF8000">作者： ChuanjieZhu</font>
<strong>前言：</strong>
MPSOC的linux开发需要使用petalinux，选择Ubuntu操作系统。
<strong>1.Ubuntu</strong>
<strong>1.1. Ubuntu安装</strong>
版本16.04.03
vmare版本：12.0
安装时注意选择“稍后安装”，否则是阉割版。另外，有个界面显示“删除整个磁盘”指的是虚拟机的磁盘，不会删除host上的内容，可以放心。
剩下就是一路next了，比较简单。
相比于其他语言，Python的语法比较简单易学，但一旦不注意细节，刚入门的新手很容易就会掉进语法错误的坑里。
<strong>1. 忘记写冒号</strong>
在 if、elif、else、for、while、class、def 语句后面忘记添加“:”
if spam == 42
print('Hello!')
<strong>2. 误用 “=” 做等值比较</strong>
“=”是给变量赋值，“==”才是判断两个值是否相等：
score = 60
if score = 60:
print ('passed')
如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。
绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的各种数据传输标准的原理图设计师与可能知道一点甚至可能一点也不知道将小小的原理图连线转换成印刷电路铜线后将会发生什么的专业版图设计师相互合作的成果。通常，对最终电路板的成败负责的是原理图设计师。但是，原理图设计师对优秀的版图技术懂得越多，避免出现重大问题的机会就越多。
<strong>1.MPSOC overview</strong>
MPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。
熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览user manual的前几章，具体外设用时细读。
<strong>SSN概述</strong>
SSN（Simultaneously Switching Noise）分析可以估计I/O Bank中管脚在同时转换输出状态时对其它输出端口造成的干扰。这是一个常见的问题，许多总线有大量的位宽，当总线数据有多位同时变化时，很容易在其它I/O上产生噪声。比如数字电路设计中倾向于使用格雷码编码，正是因为两个相邻的数字用格雷码表示时只有1bit的差异，使得同时转换噪声最小。
<font color="#FF8000">作者：OpenSLee</font>
<strong>1 背景知识</strong>
IP(Intellectual Property)在嵌入式FPGA设计中，指的是某些设计好的模块，分为软件模块和硬件模块。这些模块，一般都是已经测试好，所有功能完善的，由一些用户自己设计的。有些模块是免费的，也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中，同样，所有用户也都可以定制自己的IP核。
Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。所以MIO不需要管脚约束，而EMIO需要管脚约束。
本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法，对设计进行时序分析，并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构，在几乎相同的结构下有着更好的性能，本文将对此做介绍。
近年来，市面上已涌现出越来越多的嵌入式视觉应用，它们是由嵌入式计算板和相机模块组成的系统。与其他系统相比，这类系统能以更经济、更有效的方式管理视觉任务。
相机接口在上述嵌入式视觉系统的设置中扮演着关键作用，因为它承担着将相机模块与主机连接在一起的重任。
即插即用的USB 3.0、LVDS（Low Voltage Differential Signaling，低电压差分信号）等接口就适用于嵌入式视觉系统。但在很多情况中，选用MIPI CSI-2接口才是最合适的选择。
本文将介绍在嵌入式视觉领域中，使用此重要接口将带来何种优势，并阐述了它所具备的功能。
<font color="#FF8000">作者：OpenSLee</font>
<strong>1 背景知识</strong>
电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。
<strong>1.1 AXI_VDMA的介绍</strong>
<strong>引言</strong>
什么叫做“嵌入式视觉”？
嵌入式视觉=小型处理板 + 小型相机模块
在嵌入式视觉领域中，处理器有许多分类，SoC， SoM，SBC，FCD分别是什么？他们之间有什么区别和联系？通过本文，您可以有个系统的归纳和了解。
<strong>片上系统(SoC)</strong>
片上系统(SoC)是嵌入式架构的核心，是实际成像处理的所在点。很多场合里，人们将专业术语“SoC”通俗地等同于“处理器”。然而实际上，SoC包含的不止这些。
在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。
<strong>运行DRCs</strong>
DRCs可以说是管脚规划中最严苛的一个步骤，DRCs会使用一套设计检查项（通常称作rule deck），来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/O端口和时钟逻辑为例。
很多人对FPGA理解还停留在CPLD阶段，认为FPGA只是用来做一些逻辑接口或算法而已，那就大错特错了，如果你一直做FPGA的逻辑而又不是很精通，又或者做其它嵌入式（如单片机、ARM）开发可以看下这篇文章，或许对你有所帮助。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13373-393…; alt="" width="670"></center>
![http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13373-393…](http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13373-39333-chulu.png"){kind=link}
本文是该系列的第16篇。流水线（pipeline）是FPGA设计中经常提到的一种技巧，通过消耗更多的资源来提升系统的运行速度。本文将以FIR滤波器的设计为主题，详细介绍如何把一个设计“流水线化”，并进行时序分析体会流水线设计带来的好处。
<strong>流水线</strong>
这里先用通俗易懂的语言描述一下流水线设计思想。假设小A要从成都到哈尔滨旅游，如果直接坐火车过去恐怕要累得受不了；如果在旅程中间加几站，比如到西安、北京、天津找个客栈休息一下，路上就更加精力充沛了。
<font color="#FF8000">作者：OpenSLee</font>
<strong>1 背景知识</strong>
HDMI（High Definition Multimedia Interface）是高清晰多媒体接口线的缩写，能高品质地传输未经压缩的高清视频和多声道音频数据，最高数据传输速度为5Gbps。同时无需在信号传送前进行数/模或者模/数转换，可以保证最高质量的影音信号传送。
<font color="#FF8000">作者：德州仪器 Atul Patel </font>
大家许多人可能都与“低语者”有过交谈—低语者是指说话声音超低几乎让人听不明白的人。与低语者交谈往往会导致沟通错误且混杂各种信号，这种场景在上世纪90年代知名情景喜剧《低语者》中体现得淋漓尽致。
那么，低语者与电子系统及其设计有何关系呢？现代电子信号链已开始更多地采用在较低电压节点运行的集成电路（IC）。Sub-1V器件，如大型微处理器、现场可编程门阵列（FPGA）、低功耗通信器件和传感器，只是为了降低功耗和延长电池寿命而将电压降低于1V的设备类型中的几种。这些器件的电压较低也意味着它们的输入/输出（I/O）数据接口需要在较低的电压下工作。实际上，这些新型低电压信号链器件正成为该系统的低语者。
