技术
尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。
<strong>1. 什么是“Placement Exploration”配方？</strong>
Placement Exploration 这种策略可以将非关键的寄存器位置随机化。这样可以让 Vivado 探索更多的可能性，使用不同的布局布线计算来产生不同的结果，同时不会影响设计的功能。
<strong>2. 运行原理</strong>
<strong>一、前言</strong>
利用FPGA设计算法一直以来都是热点，同样也是难点。将复杂的数学公式 模型通过硬件系统来搭建，在低延时 高并行性等优势背后极大提高了设计难度和开发周期。Xilinx公司的sysGen（system generator）工具扩展了MATLAB的simulink，提供很多IP Catalog中没有的基础模块和针对DSP应用的硬件模型。工程师利用丰富的模块和MATLAB强大的数据处理及可视化能力能够更快速完成设计与仿真验证工作。
<strong>二、sysGen算法系统设计</strong>
<strong>1、介绍</strong>
本用户指南介绍了Digilent DVI-to-RGB视频解码器知识产权。 该IP直接连接到Sink器件的DVI 1.0规范中定义的原始转换最小化差分信号（TMDS）时钟和数据通道输入。 它解码视频流并输出24位RGB视频数据以及从TMDS链路恢复的像素时钟和同步信号。
0.顶层Makefile增加交叉编译器
顶层makefile：
ARCH ?= $(SUBARCH)
CROSS_COMPILE ?= $(CONFIG_CROSS_COMPILE:"%"=%)
改为：
ARCH ?= arm64
CROSS_COMPILE ?= aarch64-linux-gnu-
1.生成.config
<strong>Vivado Simulator基本操作</strong>
Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮：
<strong>什么是ttl电平</strong>
TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
<strong>一、AXI DMA介绍</strong>
本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI DMA provides high-speed data movement between system memory and an AXI4-Stream-based target IP such as AXI Ethernet.
【导读】Python在解决数据科学任务和挑战方面处于领先地位。而一些方便易用的库则帮助了开发人员高效开发。在这里我们整理了20个在深度学习、数据分析中最常用、最好用的Python库，供大家一起学习。
作者｜ ActiveWizards
编译｜专知
整理｜Yingying，李大囧
<strong>核心库与统计</strong>
<strong>NumPy</strong>
我们从科学应用程序库开始说起，NumPy是该领域的主要软件包之一。 它旨在处理大型多维数组和矩阵，并且广泛的高级数学函数和实现的方法集合，使得可以使用这些对象执行各种操作。
本文是该系列的第20篇。数字水印是一种将标识信息嵌入到载体当中，且不影响载体使用的一种技术，主要分为时域水印嵌入算法（将水印嵌入到时域采样数据中）和变换域水印嵌入算法（先对音频做变换，将水印嵌入到变换域系数中）。本文将介绍一种简单的时域水印嵌入算法——LSB算法。
<strong>LSB算法</strong>
通常数字水印技术有不可感知性的要求，即嵌入数字水印后载体数据发生了变化，但是不会影响到该数据的使用，对使用者而言也不可察觉。
<font color="#FF8000">作者：liuwanpeng</font>
需要把若干文件打成大包，烧写到flash或者sd卡中，才能启动运行。
1.petalinux打包
petalinux-packet打包时，需要petalinux的工程，限制太死了，不用。
我第一次安装petalinux2018.2， 是在 ubuntu18， 因为最新的ubuntu 就是 ubuntu18。 在安装中会报一些错，但能安装完成。配置的时候也会报错。看到论坛提问，说目前petalinux2018.2 只是支持ubuntu16。这样我最后选择了ubuntu16。
我的ubuntu16 是安装在虚拟机里的 vm14。
1： 下载
下载地址是：
Python初学者编码实践中经常遇到encode error，decode error，如下：
例1：
UnicodeEncodeError: 'ascii' codec can't encode character u'\u5728' in position 1
例2:
UnicodeDecodeError: 'utf-8' codec can't decode bytes in position 0-1: invalid continuation byte
1、百度的时候，大家都建议在代码文件头加上字符集定义：
# -*- coding: utf-8 -*-
上篇该系列博文中讲述W5500接收到上位机传输的数据，此后需要将数据缓存起来。当数据量较大或者其他数据带宽较高的情况下，片上缓存（OCM）已无法满足需求，这时需要将大量数据保存在外挂的DDR SDRAM中。
本文介绍了采用创建一个Python脚本，用该脚本模仿R风格的函数的方法来方便地进行统计。
是用R语言还是用Python语言？这是一个旷日持久的争论。在此，我们可以尝试采用折中路线：创建一个Python脚本，用该脚本模仿R风格的函数，来方便地进行统计！
<strong>简介</strong>
用R语言还是用Python语言？这是数据科学和机器学习的一场大的争论。毫无疑问，这两种语言在最近几年都取得了巨大的进展，成为数据科学、预测分析和机器学习的首选编程语言。事实上，在IEEE新近的一篇文章中，Python取代C++成为2018年的顶级编程语言，R已经牢牢地保住了它在前10名中的位置。
<strong>仿真功能概述</strong>
仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。
petalinux使用太不方便，捆绑的太死板，也不通用，还不如直接用编译器来的简单高效。本文说明从petalinux中提取出源代码的过程，前提是已经petalinux-build完成。
1. uboot
编译结果里没有uboot的源码，可能是编译完了就删除了。
从git上下载吧。
git clone https://github.com/Xilinx/u-boot-xlnx.git
本文通过一个简单的例子，介绍Vivado 下的仿真过程。主要参考了miz702的教程，同时也参考了Xilinx的ug937, xapp199.。
我的软件平台是Vivado 2015.4, 硬件平台是黑金的AC7010, Zynq 7000， 其实与平台关系不大。
本文分为四部分：工程的建立，测试代码，仿真图形输出，更复杂点的例子。
工程和源码下载链接： 链接：http://pan.baidu.com/s/1gflHSdH 密码：fpi5
1：工程的建立：
本文是该系列的第19篇。语音编码压缩的目的是在尽量不损失信息的情况下降低码率，从而节省存储空间和通信带宽。To Multimedia File这个block就提供几种语音压缩方式：CCITT A律、CCITT μ律、GSM 6.10、PCM、ADPCM。本文将介绍一种很简单的增量调制（DM）编码方式。
