技术
在上一篇该系列博文中讲解了MATLAB待处理数据写入.bin二进制数据文件的过程，接下来需要将数据通过以太网发送到ZYNQ验证平台。之前了解过Xilinx公司面向DSP开发的System Generator可以通过硬件协仿真的方式，进行算法板级验证。一个是本人不熟悉这种方式，再一个缺乏通用性，也无法在系统层面进行硬件验证。当然方案有很多，熟悉上位机的朋友完全可以自己写个软件完成数据传输和算法结果对比等功能。
<font color="#FF8000"> 作者：OpenSLee ，来源：FPGA开源工作室 </font>
<strong> 1. 背景</strong>
这篇文章主要介绍了DDR3IP核的写实现。
<strong>PCIe 学习笔记</strong>
<strong>一、PCIe概况</strong>
随着现代处理器技术的发展，使用高速差分总线替代并行总线已是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而可以使用更少的信号线达到更高的通讯速度。PCIe总线解决了PCI总线的不足，它的发展将取代PCI成为新型的数据总线，其提供了更加完善的性能，更多的功能，更强的可扩展性和更低的成本 。
本文说的CAN即是一种总线，也是一种协议。因此，我们常听见CAN总线，也常听见CAN协议。
CAN协议和CANOpen协议是两套不同的协议。从软硬件层次来划分，CAN协议属于硬件协议，而CANOpen属于软件协议。
本篇文章先概述一下CAN网络，让大家对CAN总线协议有一个全局的概念，再到底层的CAN总线协议知识。
<strong>IBIS模型概述</strong>
IBIS是一种器件模型标准，允许使用行为模型进行开发，这些行为模型描述了器件内部互联的信号。IBIS模型保留专用的电路信息，不像SPICE这种结构化模型，IBIS模型是基于测量或电路仿真得到的 V/I曲线数据。
每个IOB标准都有IBIS模型，器件的所有I/O标准的IBIS模型组合在一起便是IBIS文件。IBIS文件还包含器件中所使用的管脚列表，这些管脚连接到配置为支持特定I/O标准的IOB上，该标准会将管脚与特定的IBIS buffer模型关联在一起。
<font color="#0000C6"><strong>摘要： 深度学习背后的主要原因是人工智能应该从人脑中汲取灵感。本文就用一个小例子无死角的介绍一下深度学习！</font></strong>
<strong>人脑模拟</strong>
深度学习背后的主要原因是人工智能应该从人脑中汲取灵感。此观点引出了“神经网络”这一术语。人脑中包含数十亿个神经元，它们之间有数万个连接。很多情况下，深度学习算法和人脑相似，因为人脑和深度学习模型都拥有大量的编译单元（神经元），这些编译单元（神经元）在独立的情况下都不太智能，但是当他们相互作用时就会变得智能。
<font color="#FF8000">作者：没落骑士</font>
最近本人一直在学习ZYNQ SOC的使用，目的是应对科研需要，做出通用的算法验证平台。大概思想是：ZYNQ PS端负责与MATLAB等上位机数据分析与可视化软件交互：既可传输数据，也能通过上位机配置更新硬件算法模块配置寄存器内容，同时可计算分析PL端算法实现性能指标。PL端的FPGA逻辑则负责算法的硬件实现，以探索高效并行硬件架构。为此本人后续会持续编写《利用ZYNQ SOC快速打开算法验证通路》系列专题博文，在各个阶段进行些基础性总结。
<font color="#FF8000">作者：liuwanpeng</font>
ubuntu虽然能正常安装，但是build时会出现闪退情况，闪退后一切归零，没啥错误提示，改用centos来安装petalinux。
0.环境
vmware pro 14，centos 7.3
petalinux 2017.2
1.petalinux安装环境配置
除了python,其他都用yum直接安装即可,安装UG1144里的所有库
<font color="#FF8000">作者：谭检成1，2，吴定祥2，3，李明鑫1，2，唐立军1，2；2018年电子技术应用第9期</font>
<font color="#0000C6"><strong>摘要： 针对Canny边缘检测算法在实时图像处理过程中运算耗时长、数据运算量大的缺点，研究了利用Vivado HLS实现Canny边缘检测算法的硬件加速方法。该方法由FPGA的逻辑资源生成算法对应的RTL级硬件电路，实现算法硬件加速。实验结果表明，该方法能快速实时检测图像边缘，有效降低FPGA设计图像算法的难度，可以应用到实时视频图像处理中。</font></strong>
当我们安装好Vivado 的时候，也同时装好了Vivado HLS.。 这是个什么东西？我就有一种想一探究的感觉。网上一查，Vivado High-Level Synthesis。学习了一段时间的Zynq 7000， 找了一个HLS的教程，就开始了如下入门实验，体验高级语言综合设计IP。Vivado HLS是Xilinx 推出的高层次综合工具，采用C/C++语言进行FPGA设计。HLS提供了一些样例方便大家熟悉其开发流程。另外关于HLS的使用介绍，Xilinx官方提供了2个重要开发文档ug871 和 ug902。里面详细介绍了包括怎么建立HLS 工程，怎么编写Testbench,怎么进行优化等问题。在HLS软件界面，在右侧有个directive， 里面列出了程序中所有用到的变量，函数和循环结构，点右键可以给其配置。
本文是该系列的第18篇。数字信号处理的内容博大精深，音频信号处理、数字图像处理、雷达信号处理等等都属于DSP系统。从本文开始将记录一些简单的音频信号处理算法在System Generator中的实现方法。本文将介绍如何搭建音频信号的采集与输出模型。
Rapid IO协议由于无主机，且各设备之间可以并行交换信息，所以广泛应用于对交换速率要求高，且交互复杂的应用中。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13407-394…; alt="图0.1 SRIO应用场景" width="670"></center>
<font color="#FF8000">作者：Steve Leibson</font>
人们经常需要开发定制的仪器用于实验或生产测试。早期的方法是通过 GPIB/IEEE-488 接口来连接仪器，并通过台式电脑或工作站进行控制。如今流行的则是 PXI 和 PXI Express 机架系统等更加模块化的方法。然而，此类安装可能很昂贵，尤其对于一次性测试或一次性堆叠更是如此。
为加快开发速度并降低定制仪器的成本，设计人员应考虑具有充足板载模数转换器 (ADC) 或数模转换器 (DAC) 资源的单板仪器平台，所有资源均由嵌入式处理器和配套的 FPGA 进行控制。
<font color="#FF8000">作者： ChuanjieZhu</font>
<strong>前言：</strong>
MPSOC的linux开发需要使用petalinux，选择Ubuntu操作系统。
<strong>1.Ubuntu</strong>
<strong>1.1. Ubuntu安装</strong>
版本16.04.03
vmare版本：12.0
安装时注意选择“稍后安装”，否则是阉割版。另外，有个界面显示“删除整个磁盘”指的是虚拟机的磁盘，不会删除host上的内容，可以放心。
剩下就是一路next了，比较简单。
相比于其他语言，Python的语法比较简单易学，但一旦不注意细节，刚入门的新手很容易就会掉进语法错误的坑里。
<strong>1. 忘记写冒号</strong>
在 if、elif、else、for、while、class、def 语句后面忘记添加“:”
if spam == 42
print('Hello!')
<strong>2. 误用 “=” 做等值比较</strong>
“=”是给变量赋值，“==”才是判断两个值是否相等：
score = 60
if score = 60:
print ('passed')
如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，它们会形成一个成功的解决方案。
绝大多数PCB是精通PCB器件的工作原理和相互影响以及构成电路板输入和输出的各种数据传输标准的原理图设计师与可能知道一点甚至可能一点也不知道将小小的原理图连线转换成印刷电路铜线后将会发生什么的专业版图设计师相互合作的成果。通常，对最终电路板的成败负责的是原理图设计师。但是，原理图设计师对优秀的版图技术懂得越多，避免出现重大问题的机会就越多。
<strong>1.MPSOC overview</strong>
MPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。
熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览user manual的前几章，具体外设用时细读。
![http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13407-394…](http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13407-39484-tu01srioyingyongchangjing.png"){kind=link}