作者：XCZ ，来源：硬件助手微信公众号
本篇为逻辑电平系列文章中的第一篇，主要介绍逻辑电平相关的一些基本概念。后续将会介绍常见的单端逻辑电平（针对CMOS的闩锁效应进行详细介绍）、差分逻辑电平、单端逻辑电平的互连、差分逻辑电平的互连、一些特殊功能的互连、逻辑互连中的电流倒灌问题、以及逻辑电平的转换等。
1、常见逻辑电平
常见的逻辑电平如下：
TTL逻辑输出形式包括集电极开路输出（OC）、三态门输出（TSL）、复合管（达林顿管）和图腾柱输出。
开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时OC、OD门需要接阻值合适的上拉电阻，OE门需要接阻值合适的下拉电阻。
常见逻辑电平的标准如下：
2、逻辑电平的基本概念
|
VCC |
Voh |
Vih |
Vt |
Vil |
Vol |
GND |
|
|
TTL(4.5~5.5V) |
5 |
2.4 |
2 |
1.5 |
0.8 |
0.4 |
|
|
CMOS(4.5~5.5V) |
5 |
4.44 |
3.5 |
2.5 |
1.5 |
0.5 |
|
|
LVTTL(3~3.6V) |
3.3 |
2.4 |
2 |
1.5 |
0.8 |
0.4 |
|
|
LVCMOS(2.7~3.6V) |
3.3 |
2.4 |
2 |
1.5 |
0.8 |
0.4 |
|
|
LVTTL(2.3~2.7V) |
2.5 |
2 |
1.7 |
1.2 |
0.7 |
0.2 |
|
|
LVCMOS(2.3~2.7V) |
2.5 |
2.3 |
1.7 |
1.2 |
0.7 |
0.2 |
|
|
LVCMOS |
1.8 |
1.35 |
1.17 |
0.9 |
0.63 |
0.2 |
|
|
LVCMOS |
1.5 |
||||||
|
LVCMOS |
1.2 |
||||||
|
LVDS(RS644) |
2.4 |
1.32 |
1.26 |
1.2 |
1.15 |
1.07 |
|
|
ECL |
-5.2 |
||||||
|
PECL |
5 |
4.12 |
3.76 |
3.7 |
3.64 |
3.28 |
|
|
LVPECL |
3.3 |
2.42 |
2.06 |
2 |
1.94 |
1.58 |
|
|
ETL(4.5~5.5V) |
5 |
2.4 |
1.6 |
1.5 |
1.4 |
0.6 |
|
|
BTL/FB |
2.1 |
1.62 |
1.55 |
1.47 |
1.1 |
1 |
|
|
GTL |
5/3.3/2.5 |
1.2 |
0.85 |
0.8 |
0.75 |
0.4 |
|
|
GTL+/GTLP |
1.5 |
1.2 |
1 |
0.8 |
0.6 |
||
|
RS232 |
5 |
3 |
0 |
-3 |
-5 |
0 |
|
|
RS422/485 |
3.3 |
1.9 |
1.8 |
1.7 |
0.3 |
3、电压驱动和电流驱动
在传输线理论分析的时候，总是分析一个电压波形的传递，并未考虑电流能力（驱动电流的大小），而事实上，对于高速信号来说，为了要快速响应，或者长距离传输，都是采用电流驱动的。
LVDS/LVPECL/CML等电平，在输入端都有匹配电阻（50/100欧姆），这些电阻对于输入门来说承担的是把电流转换成电压的任务。因为对于一个输入逻辑门来说，它对电流的需求并不大，它需要的是足够的电压幅度。既然芯片需要的是电压幅度，为何输出端不直接把电压传递过来呢。那是因为电压传递速度比较慢，并且容易受到干扰。而电流驱动反应速度快，抗干扰能力强。
电流驱动型链路，在接收端都有一个电流转成电压的电路（这个电路同时也承担着匹配的任务）。
大家可以理解一下TTL/CMOS电路，如果驱动能力比较弱的话，信号的上升沿和下降沿就会很缓，能传的频率就会很低。虽然单端信号如TTL/CMOS信号的频率特性与驱动电流有关，但还是应该称这类的信号为电压驱动类型的信号。
4、扇入扇出系数
扇入系数，是指门电路允许的输入端数目。一般TTL电路的扇入系数Nr为1～5，最多不超过8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(VCC)或接低电平(GND)。
扇出系数，是指一个门的输出端所能驱动同类型门的个数，或称负载能力。Nc=IOLMAX/IILMAX，这是一个通俗的定义，一般用在TTL电路的定义中。其中IOLMAX为最大允许灌电流，IILMAX是一个负载门灌入本级的电流。
TTL电路的扇出系数Nc为8～10。
IOL/IOH是测试芯片的扇出能力，IOL是测试灌电流，IOH是测试拉电流。对于IOH，在外面的负载增加的情况下，肯定会引起VOH降低，所以负载的个数是有限的（因为必须保证输出电压大于VOH）。也就是说IOH、IOL测量的是芯片输出buffer的内阻大小（芯片输出管脚跟普通的电源一样，它的内阻大小决定了芯片的驱动能力。内阻越小则IOH越大，外接负载时，负载对输出高电平的影响越小，驱动能力越大；内阻越大，接入负载后，在负载上的分压就小，当小于VOH时驱动能力就不能满足要求了）。器件的扇出能力主要取决于器件的输出阻抗，及电源电压和电平规格。
IOL/IOH应该是越大越好，因为越大，该管脚驱动能力就越强，能驱动的管脚数目也越多（扇出系数）。但对于设计来说，IOL/IOH越大，需要输出级导通电阻做的更小，那就要使管子的宽长比(W/L)足够大，L制约于工艺的特征尺寸，只能再增加W，这样会使芯片的面积增大造成成本增加，所以对于IOL/IOH需要的是合适值而非最大值。
文章转载自： 硬件助手
