劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

Optiver 通过包括 EPYC CPU、Solarflare 以太网适配器、Virtex FPGA 和 Alveo 加速卡在内的高性能 AMD 解决方案搭建其业务基础

本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals，略有改动。下面将介绍采样（Sampling）的基本概念

当使用ram时，width是960bit，depth是16bit，只有15Kb大小， 为什么占用了很多个BRAM？

在使用Vivado进行FPGA设计时，大家是否会遇到中文注释显示乱码的问题，而且在乱码时修改代码，导致文件注释更乱了，且恢复不了，那么如何解决呢？

广东高云半导体科技股份有限公司与香港理工大学电气电子信息学院在港达成框架的合作意向，旨在深化双方在FPGA教育应用、电动汽车、电网传输以及智能电网等领域的合作。

随着工业4.0的加速发展，许多工业标准和流程将发生变化，因为许多工业系统需要先进的计算引擎和多种类型的现代连接标准