基于去序列化过采样数据的时钟和数据恢复单元 judy / 周二, 8 十一月 2022 - 09:51 本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。 阅读更多 关于 基于去序列化过采样数据的时钟和数据恢复单元登录 发表评论
开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口 judy / 周二, 14 六月 2022 - 17:34 您将学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。 阅读更多 关于 开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口登录 发表评论
Versal ACAP和ESIstream串行接口 judy / 周一, 6 六月 2022 - 09:49 本视频将介绍基于VCK190开发工具的ESIstream Versal开发包,帮助您熟悉其使用方法并加速您的开发流程。 阅读更多 关于 Versal ACAP和ESIstream串行接口登录 发表评论