跳转到主要内容
FPGA开发圈
聚焦 FPGA 设计、嵌入式开发与可编程技术
Main-menu-for-FPGA
快讯
技术
活动
博客
登录
基于去序列化过采样数据的时钟和数据恢复单元
周二, 8 十一月 2022 - 09:51
本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。
阅读推荐