Versal GTY 仿真：初始化、复位和速率变更 judy / 周五, 4 十一月 2022 - 11:48 本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。 阅读更多 关于 Versal GTY 仿真：初始化、复位和速率变更登录 发表评论
Vitis™ 统一软件平台 2022.2 最新更新 judy / 周五, 4 十一月 2022 - 10:04 Vitis™ 统一软件平台 2022.2 版已正式发布！主要增强特性包括下列内容 阅读更多 关于 Vitis™ 统一软件平台 2022.2 最新更新登录 发表评论
ChipScopy 示例演练 – IBERT 示例 judy / 周五, 4 十一月 2022 - 09:52 演示：在 Jupyter Notebook 中运行 IBERT 示例。 阅读更多 关于 ChipScopy 示例演练 – IBERT 示例登录 发表评论
Vivado® ML Editions 2022.2 最新更新 judy / 周四, 3 十一月 2022 - 14:46 AMD XILINX 近期全新推出了 Vivado® ML Editions 2022.2 版给工具集带来了多项重大改进与增强功能。 阅读更多 关于 Vivado® ML Editions 2022.2 最新更新登录 发表评论
在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作 judy / 周四, 3 十一月 2022 - 11:44 本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。 阅读更多 关于 在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作登录 发表评论
Vivado 设计套件：围绕 IP 的设计流程 judy / 周三, 2 十一月 2022 - 10:52 Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中 阅读更多 关于 Vivado 设计套件：围绕 IP 的设计流程登录 发表评论
AMD Xilinx 技术日再约姑苏城 judy / 周三, 2 十一月 2022 - 10:12 会议分享内容包括 AMD Xilinx 的Versal™ ，RFSoC ，Zynq™ UltraScale+ ，Kria™ SOM 等新产品系列的介绍 阅读更多 关于 AMD Xilinx 技术日再约姑苏城登录 发表评论
AMD Xilinx MPSoC 加载bit文件方法大全 judy / 周二, 1 十一月 2022 - 14:58 对于FPGA设计，传统设计都是一个FPGA一个设计，产生一个Bit文件。这就是完整bit文件（full bit） 阅读更多 关于 AMD Xilinx MPSoC 加载bit文件方法大全登录 发表评论
FPGA中逻辑资源和门的对应关系 由 judy 提交于 周二, 1 十一月 2022 - 10:42 阅读更多 关于 FPGA中逻辑资源和门的对应关系 在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的
Power Design Manager 2022.2 简介 judy / 周五, 28 十月 2022 - 15:46 了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。 阅读更多 关于 Power Design Manager 2022.2 简介登录 发表评论
