Vivado 设计套件：围绕 IP 的设计流程
judy 在 周三, 11/02/2022 - 10:52 提交
Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中
每日头条
AMD Xilinx 技术日再约姑苏城
judy 在 周三, 11/02/2022 - 10:12 提交
会议分享内容包括 AMD Xilinx 的Versal™ ，RFSoC ，Zynq™ UltraScale+ ，Kria™ SOM 等新产品系列的介绍
AMD Xilinx MPSoC 加载bit文件方法大全
judy 在 周二, 11/01/2022 - 14:58 提交
对于FPGA设计，传统设计都是一个FPGA一个设计，产生一个Bit文件。这就是完整bit文件（full bit）
FPGA中逻辑资源和门的对应关系
judy 在 周二, 11/01/2022 - 10:42 提交
在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的
Power Design Manager 2022.2 简介
judy 在 周五, 10/28/2022 - 15:46 提交
了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。
基于Zybo Z7的图像处理加速项目
judy 在 周五, 10/28/2022 - 14:48 提交
在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像
如何使用2022.1版本工具链实现ZCU102 USB启动（下）
judy 在 周四, 10/27/2022 - 17:00 提交
由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤
只需1小时，轻松玩转视觉AI？Xilinx Kria KV260视觉AI套件评测
judy 在 周三, 10/26/2022 - 17:18 提交
视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在
如何使用2022.1版本工具链实现ZCU102 USB启动（上）
judy 在 周二, 10/25/2022 - 17:00 提交
本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改
如何申请Xilinx的评估IP
judy 在 周一, 10/24/2022 - 10:42 提交
最近要开发JESD204B协议，需要用到Xilinx的JESD204 IP核，记录一下申请此IP核的过程