Vitis™ AI 开发环境自定义 OP
judy 在 周二, 11/08/2022 - 09:40 提交
本视频主要展示如何使用 AMD Xilinx Vitis AI 自定义 OP 流程执行用户定义 AI 模型。
每日头条
[工程师分享]在PetaLinux工程中导出所有关键模块代码
judy 在 周一, 11/07/2022 - 15:32 提交
PetaLinux工程会自动下载代码并编译。很多时候，工程师需要修改代码，加入调试信息
ChipScoPy 演示 – PL 结构调试示例
judy 在 周一, 11/07/2022 - 09:54 提交
演示：使用 Jupyter Notebook 运行结构调试示例。
Versal GTY 仿真：初始化、复位和速率变更
judy 在 周五, 11/04/2022 - 11:48 提交
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
Vitis™ 统一软件平台 2022.2 最新更新
judy 在 周五, 11/04/2022 - 10:04 提交
Vitis™ 统一软件平台 2022.2 版已正式发布！主要增强特性包括下列内容
ChipScopy 示例演练 – IBERT 示例
judy 在 周五, 11/04/2022 - 09:52 提交
演示：在 Jupyter Notebook 中运行 IBERT 示例。
Vivado® ML Editions 2022.2 最新更新
judy 在 周四, 11/03/2022 - 14:46 提交
AMD XILINX 近期全新推出了 Vivado® ML Editions 2022.2 版给工具集带来了多项重大改进与增强功能。
在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作
judy 在 周四, 11/03/2022 - 11:44 提交
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。
Vivado 设计套件：围绕 IP 的设计流程
judy 在 周三, 11/02/2022 - 10:52 提交
Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中
AMD Xilinx 技术日再约姑苏城
judy 在 周三, 11/02/2022 - 10:12 提交
会议分享内容包括 AMD Xilinx 的Versal™ ，RFSoC ，Zynq™ UltraScale+ ，Kria™ SOM 等新产品系列的介绍