Virtex UltraScale

视频演示将展示 Xilinx 16nm Virtex UltraScale+ FPGA，其所集成的 100G 以太网 MAC 和 RS-FEC 能够串行工作，通过极具挑战的电子或光学互连发送数据。集成可节省逻辑区域，简化实现方案，并可降低日益普及的 100G 以太网接口或高速背板应用上的功耗

本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案，该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行，并连接至 Intel Skylake 处理器

本视频演示了 Virtex UltraScale + FPGA， 带有32.75G 背板使能、功率优化的收发器。该收发器具有同类最佳传输抖动和第三代客户验证的自适应接收均衡技术。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4724654079001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

相信您一定听说过基于FPGA的计算加速突然成为一个热门话题。你可能还听说过英特尔在几年前收购Altera超过160亿美元的消息。FPGA技术已逐渐的一个杀手应用程序。如今，随着摩尔定律的逐渐减缓。工程师寻找替代方法以更快的速度和更低的功耗处理更多数据，数据中心的控制正在酝酿着巨大的争夺战。

FPGA是加速许多类型计算工作负载的出色平台，特别是那些数据通路适用于大规模并行运算的工作负载。FPGA可以通过在硬件中实现重要的计算密集算法块来减少传统处理器，从而大幅减少延迟和（通常更重要的）功耗。

基于FPGA的加速的一大缺点是编程模型。为了从具有FPGA和传统处理器协同工作的异构计算系统中获得最佳性能，您需要一种方法来分解问题，将传统代码转换为适当的FPGA架构，并在精心设计的硬件配置中实现整体功能。除其他外，这需要FPGA设计方面的大量专业知识，以及将数据输入和输出这些FPGA加速器的总体策略，以及完成任务的存储器和存储架构。做到这一点并不是一件容易的事，并且有很多方法可以在整个过程中出错并最终从您的FPGA投资中获得很少的收益。