Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑
judy 在 周二, 05/16/2023 - 10:16 提交
Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V
7系列FPGA
MIPI摄像头工程=7系列FPGA + OV5640(MIPI) + 15 分钟 + VITIS
judy 在 周五, 04/21/2023 - 09:41 提交
本文介绍7系列FPGA使用电阻网络实现MIPI电平的例子
IP报文头checksum的校验
judy 在 周四, 02/23/2023 - 09:36 提交
IP报文的头部中有一个checksum字段，一般都知道这个字段的含义
MIG 7 系列 - 内部/外部 VREF 指南
judy 在 周五, 02/17/2023 - 09:41 提交
对于7 系列 MIG DDR3 设计中须使用内部 VREF 或外部 VREF 的情形，是否有指南？
Xilinx 7系列FPGA PCB设计指导（五）
judy 在 周四, 02/02/2023 - 09:26 提交
PCB设计人员可以使用本章中的分析和示例来辅助此类通道的设计
Xilinx 7系列FPGA PCB设计指导（四）
judy 在 周一, 01/30/2023 - 09:35 提交
本文提供了一些管理信号衰减的指南，以便为给定的应用获得最佳性能
Xilinx 7系列FPGA PCB设计指导（三）
judy 在 周三, 01/18/2023 - 11:22 提交
本文介绍FPGA SelectIO信号设计。提供了选择I/O标准、拓扑结构和终端的一些策略
Xilinx 7系列FPGA PCB设计指导（二）
judy 在 周一, 01/16/2023 - 15:39 提交
本章介绍7系列FPGA的配电系统（PDS）
Xilinx 7系列FPGA PCB设计指导（一）
judy 在 周五, 01/13/2023 - 09:22 提交
本文讨论当前PCB技术的基础，重点是物理结构和常见假设
Xilinx 7系列FPGA收发器架构之接收器（RX）（十三）
judy 在 周二, 01/10/2023 - 09:50 提交
本节我们介绍FPGA收发器RX以下相关内容：RX字节和字对齐，RX弹性缓冲器。