Xilinx 7系列FPGA DDR3控制器——mig使用总结（读写仲裁和适配）
judy 在 周一, 03/25/2024 - 10:17 提交
在实际的DDR使用场景中，一般有如下2种场景，一个是把ddr当成一个大fifo
7系列FPGA
Xilinx 7系列FPGA DDR控制器——mig使用总结（管脚分配）
judy 在 周一, 03/18/2024 - 09:26 提交
在一个需要使用DDR的FPGA项目开始的时候，都会遇到DDR的管脚分配
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
judy 在 周一, 03/11/2024 - 10:07 提交
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
AMD Xilinx 7系列FPGA的Multiboot多bit配置
matt z 在 周四, 02/22/2024 - 10:04 提交
Multiboot是一种在AMD Xilinx 7系列FPGA上实现双镜像（或多镜像）切换的方案
Xilinx PCIE core管脚分配错误怎么办？
judy 在 周四, 11/16/2023 - 09:28 提交
硬件在分配PCIE的管脚的时候，没有分配到xilinx推荐的对应的管脚上，如何处理呢？
AMD Cost-Optimized Portfolio 成本优化系列-- 为您的应用选择最佳器件
judy 在 周三, 11/15/2023 - 14:55 提交
在 AMD 成本优化产品系列中，有一些专门可供开发者选择的 FPGA 及异构 SoC
Xilinx（K7）和CycloneV之间的光纤通信设置
judy 在 周三, 08/16/2023 - 09:35 提交
本文分享基于Xilinx K7和C5之间的光纤通信
7 系列FPGA设计使用不同时钟缓冲器的详情
judy 在 周二, 08/01/2023 - 09:59 提交
本文介绍了面向7 系列器件系列中不同时钟缓冲器的相关文档所处的位置
利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例
judy 在 周四, 05/18/2023 - 11:09 提交
本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换
Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑
judy 在 周二, 05/16/2023 - 10:16 提交
Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V