Xilinx 7系列FPGA DDR3控制器——mig使用总结（仿真）
judy 在 周五, 07/05/2024 - 09:20 提交
在使用mig控制器的时候，我们应该怎么仿真呢？关于这个问题其实有2个观点
7系列FPGA
FPGA无芯片HDMI接入方案及源码
judy 在 周三, 06/05/2024 - 09:31 提交
下面以AMD-Xilinx 7系列FPGA为例，一步一步搭建一个HDMI输入DEMO
7系列FPGA器件手册：概述
judy 在 周日, 04/28/2024 - 09:43 提交
本文介绍下Xilinx 7系列FPGA功功能特性、资源特性、封装兼容性以及如何订购器件。
Xilinx 7系列FPGA DDR3控制器——mig使用总结（几个经典问题）
judy 在 周一, 04/15/2024 - 09:30 提交
在DDR读写的设计中，有一些比较经典的问题，是在设计中必须考虑到的，这些问题会影响项目的整体方案或者架构
Xilinx 7系列FPGA DDR3控制器——mig使用总结（几个经典问题）
judy 在 周三, 04/03/2024 - 09:32 提交
在DDR读写的设计中，有一些比较经典的问题，是在设计中必须考虑到的
Xilinx 7系列FPGA DDR3控制器——mig使用总结（读写仲裁和适配）
judy 在 周一, 03/25/2024 - 10:17 提交
在实际的DDR使用场景中，一般有如下2种场景，一个是把ddr当成一个大fifo
Xilinx 7系列FPGA DDR控制器——mig使用总结（管脚分配）
judy 在 周一, 03/18/2024 - 09:26 提交
在一个需要使用DDR的FPGA项目开始的时候，都会遇到DDR的管脚分配
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
judy 在 周一, 03/11/2024 - 10:07 提交
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
AMD Xilinx 7系列FPGA的Multiboot多bit配置
matt z 在 周四, 02/22/2024 - 10:04 提交
Multiboot是一种在AMD Xilinx 7系列FPGA上实现双镜像（或多镜像）切换的方案
Xilinx PCIE core管脚分配错误怎么办？
judy 在 周四, 11/16/2023 - 09:28 提交
硬件在分配PCIE的管脚的时候，没有分配到xilinx推荐的对应的管脚上，如何处理呢？