了解ADX4 IP可在任何输入频率和温度下提高ADC的射频性能
judy 在 周四, 06/30/2022 - 09:04 提交
本视频教程阐述了如何创建一个Vivado工程，以及如何基于VHDL设计案例和EV12AQ600-ADX-EVM演示板，在Kintex Ultrascale FPGA上实现ADX4 IP。
ADX4
Teledyne e2v：通过杂散抑制IP，立即将宽带ADC的动态性能提高约10 dBFS
judy 在 周一, 06/20/2022 - 09:47 提交
DX4 - 与Xilinx Kintex® Ultrascale FPGA兼容的后处理算法可在宽带应用中提供高达10 dBFS的SFDR动态杂散抑制和接近1个有效位的额外分辨率。