Altera

采用 Intel 7 工艺和第二代 HyperFlex™ 架构，Agilex® 3 FPGA 和 SoC将 Agilex® 系列成熟的逻辑架构、高效能、现代 I/O、嵌入式存储器、DSP 资源和安全特性

在上一篇中，我们完成了硬件平台的搭建，包括在 Platform Designer 中设计 Nios® V 系统、完成 FPGA 顶层设计、设置约束并编译生成硬件配置文件 (.sof)。本文将继续介绍软件开发部分。

本次更新为更多 Agilex® FPGA 产品新增了对 DDR5、LPDDR5 及 LPDDR5X 内存的兼容能力，可助力开发者构建更高性能的 AI、网络和嵌入式系统，并在优化带宽、功耗、板卡空间及产品供货保障方面

Altera 动态重构技术正是为匹配这一行业需求打造，其融合高性能硬核 IP、配置文件管控和时序调度三大能力，在保障设备稳定运行的前提下，实现运行时灵活性

借助这三款全新封装选项，客户能够充分利用 DDR5-6400 内存，实现高达 204.8GBps 的内存带宽以及 768 个 GPIO 接口

本次实验将使用 Altera® FPGA 上的 Nios® V 处理器来实现 LED 点灯控制。目标是：当按下开发板上的按钮时，LED 点亮；松开按钮时，LED 熄灭。

此次演示全面体现了 Agilex® 7 F-Tile 设计的几大核心优势：支持高速 PAM4 信号传输，集成自动协商与链路训练功能，可适配各类物理环境灵活运行——全程维持 200G 满带宽吞吐的稳定输出

新增的 DDR5-6400 支持可将 DDR5 峰值数据速率提升 14%

本文主要介绍了 Altera® SoC FPGA 系统参考环境 (GSRD：黄金系统参考设计) 中使用的 Yocto Poky 参考 Linux 环境的构建过程。

Agilex® 5 完美覆盖了中端市场的各类需求，无论是受功耗和尺寸限制的嵌入式系统，还是对数据吞吐要求更严苛的密集型应用，它都能轻松驾驭。