Aurora

在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+™ FPGA 与 AMD Versal™ 自适应 SoC 的对接。

FPGA实现Aurora 8B/10B接口（4）--官方例程学习（Streaming接口）

由 judy 提交于周三, 26 二月 2025 - 11:37

首先新建一个工程，这个工程什么除了生成Aurora 8B/10B IP核以外什么也不做。IP核的定制过程如下。

由 judy 提交于周四, 13 二月 2025 - 09:33

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？

由 judy 提交于周一, 10 二月 2025 - 17:16

Aurora协议在Xilinx的FPGA上有两种实现方式：8B/10B 与 64B/10B。两个协议大部分相同，主要区别在编码方式上

由 judy 提交于周五, 7 二月 2025 - 11:13

Aurora 8B/10B协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议（由Xilinx开发提供）。该协议即允许独立运行

由 wyh102 提交于周二, 18 四月 2023 - 09:38

Aurora 协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议

由 francis zhang 提交于周四, 6 四月 2023 - 09:13

本文重点说明一下同一工程下多Aurora IP核如何配置使用

由 judy 提交于周三, 20 四月 2022 - 09:57

Xilinx的技术生态做的非常好，基本上所有常用的IP核都有官方例程供开发者学习，咱不用白不用，今儿咱就一起白嫖他一手----从官方例程开始学习如何具体使用这个IP核。

由 judy 提交于周二, 19 四月 2022 - 14:27

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？

由 judy 提交于周五, 28 一月 2022 - 14:14

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？黑盒子就是你看不到里面的东西，你只能看到外面的接口。