在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。
<strong>运行DRCs</strong>
DRCs可以说是管脚规划中最严苛的一个步骤，DRCs会使用一套设计检查项（通常称作rule deck），来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/O端口和时钟逻辑为例。
打开某一阶段的设计，点击Tools->Report->Report DRC，或在Flow Navigator中直接点击Report DRC，弹出如下窗口：
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201809/13374-39336-…; alt=""></center>
![http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201809/13374-39336-…](http://xilinx.eetrend.com/files-eetrend-xilinx/blog/201809/13374-39336-tu_1.png"){kind=link}