FPGA原型验证

视觉是人类最高级别的感知，以视频、图像等形式为信息载体可以创造出丰富多彩的应用

在较大的逻辑设计中，用于多片FPGA 切割处的互联IO之间的连接，一般通过互联电路板或特制线缆这两种形式进行互联。

hsSynth打破对大规模设计进行完整综合的执行惯性，对用户RTL级设计进行模块级拆分定义

之前我们已经对“FPGA开发板”和“原型验证系统”做了详细的对比，在下篇中，我们将继续进行 FPGA原型验证系统和Emulator硬件仿真器的比较。

UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与测试，其中UVAPS-VU19P-Quad采用了4个Xilinx Virtex Ultrascale+系列的VU19P FPGA器件，支持20台设备级联。给客户带来了平均1.4x仿真速度和1.6x容量的提升

目前ASIC的设计变得越来越大，越来越复杂，单片FPGA已不能满足原型验证要求，多片FPGA验证应运而生。RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、高速接口都对应用FPGA原型验证的芯片开发者提出了更高的要求也带来了前所未有的挑战。

此次重磅推出的Logic Matrix共有两个系列：LX1和LX2。它们是分别采用的是赛灵思UltraScale VU440 和UltraScale+ VU19P两款FPGA。两个系列在数据表现上均十分出众

鉴于芯片设计的复杂度提升， 成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13736-398…; width="670"></center>

可以见到在芯片制造出来之前，很多精力会花费在RTL代码验证工作上，另外软件的相关开发工作，也会在得到芯片前开始，这2方面都需要借助FPGA原形来模拟芯片的行为，帮助硬件开发和软件开发者，共同提升工作效率。