MIO寄存器

Zynq中断大致可分为三个部分，第一部分为SGI，软件生成的中断，共16个端口；第二部分为PPI，CPU私有外设中断，有5个；第三部分为SPI，共享外设中断，来自于44个PS端的IO外设以及16个PL端的中断。中间部分为GIC，也即中断控制器，用于对中断进行使能、关闭、掩码、设置优先等。

GPIO有4个BANK，注意与MIO的BANK区分。BANK0控制32个信号，BANK1控制22个信号，总共是MIO的54个引脚，BANK2和BANK3共能控制64个PL端引脚，每一组都有三个信号，输入EMIOGPIOI，输出EMIOGPIOO，输出使能EMIOGPIOTN，共192个信号。

Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。所以MIO不需要管脚约束，而EMIO需要管脚约束。

<strong>1.MIO寄存器</strong>
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13384-393…; width="670"></center>

上图为MIO内部构造，对MIO操作即是对以下寄存器进行配置：

DATA_RO: 此寄存器使软件能观察 PIN 脚情况，当 GPIO 被配置成输出的时候，这个寄存器的值会反应输出的 PIN 脚情况。

DATA:此寄存器控制输出到GPIO 的值，读这个寄存器的值可以读到最后一次写入该寄