基于FPGA的数字信号处理（2）--Signed的本质和作用 judy 在 周四, 09/05/2024 - 15:42 提交 Verilog中的signed是一个很多人用不好，或者说不太愿意用的一个语法。因为不熟悉它的机制，所以经常会导致运算结果莫名奇妙地出错
