VCU128

许多视频 IP 核都附带有示例设计。这些设计用于 IP 演示，并提供示例以供您在自己的设计中使用 IP 核时作为参考。赛灵思 HDMI IP 核分为两种：源端 (Source) IP 核 (HDMI 1.4/2.0 TX Subsystem) 和 Sink IP 核 (HDMI 1.4/2.0 RX Subsystem)。

VCU128 评估套件现已推出量产 Virtex UltraScale + HBM FPGA。VCU128 评估套件集成了全新的赛灵思 Virtex UltraSacle+ VU37P HBM FPGA，可在 FPGA 裸片旁边集成 8GB HBM DRAM，从而实现大容量存储器带宽以及更小的 PCB 封装尺寸。

VCU128 开发板采用全新 Xilinx VU37P HBM FPGA，利用堆叠芯片互连将 HBM 裸片添加到封装基板上的 FPGA 裸片旁边。支持高带宽存储器(HBM) 的 Xilinx FPGA 是计算带宽问题（与在 PCB 上使用 DDR4 等并行内存相关）的最优解决方案