Verilog

本文将介绍Vivado综合工具支持的常用属性设置，并给出了Verilog示例

本文将介绍Vivado综合工具支持的常用属性设置

在使用xilinx官方例程《XAPP585》实现CameraLink接口发送或者接收数据时，有个程序还是值得学习的

该项目介绍了如何使用 Verilog 实现具有预生成系数的简单 FIR 滤波器。

在数学中，假如要判断一个数x是否在[a,b]内还是一件比较简单的事情

我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形

本文将讲述如何使用Verilog 编写一个基础的测试脚本（testbench）。

这篇文章将讨论 verilog 中一个重要的结构---- always 块（always block）。

在verilog 中可以实现的数字电路主要分为两类----组合逻辑电路和时序逻辑电路

这篇文章将讨论如何在 verilog 中使用不同的运算符，这些运算符提供了一种在 verilog 设计中处理数字数据的方法