Vitis 平台将19.1之前的SDK、SDSoC、SDAccel整合在一起的基础上，加入了Vitis AI开发环境。让软件工程师也能够基于Vitis平台完成Xilinx器件的项目设计。然而对于习惯了传统的开发方式的工程师来说，最基本的嵌入式开发都要转移到Vitis上进行。本次我们就来看看从基础的SDK到Vitis有多少异同
从 2019.2 版开始，赛灵思 SDK 开发环境已统一整合到全功能一体化的 Vitis™ 统一软件平台中。尊敬的 SDK 用户，您只需轻点几下鼠标即可体验这一功能丰富的工具！
唤醒，硬件加速的潜力！2020 Xilinx Vitis/Vitis AI 线上研讨会——这是一个卓越的设计环境，历经5年，投入总计1000个人工年，Vitis 统一软件平台让致力于创新的工程师和科学家们突破固定芯片性能的局限，让一切皆有可能
Vitis™是Xilinx推出的统一软件平台，可实现在 Xilinx 异构平台上开发嵌入式软件和加速应用，它由优化的 IP、工具、库、模型和示例设计组成，Vitis 以高效易用为设计理念，适用于在 Xilinx硬件平台上进行人工智能推断，使 Xilinx FPGA 和 ACAP 充分发挥人工智能计算加速的潜力。
Vitis/Vitis AI 入门线上研讨会，开始报名啦！四节中文讲解，快速了解Xilinx统一软件平台，带您解锁全新开发体验！
Vitis™ AI开发环境是 Xilinx 的开发平台，适用于在 Xilinx 硬件平台（包括边缘器件和 Alveo 卡）上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念，可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力。
Vitis AI库是一组高级库和API，旨在通过深度学习处理器单元（DPU）进行有效的AI推理。 它基于具有统一API的Vitis AI Runtime构建，并且完全支持XRT 2019.2。
在数据驱动的人工智能摧枯拉朽般冲击各种应用、衍生无数奇思妙想的今天，赛灵思前沿技术研究与学术合作部门隔空召唤：“Time to Innovation, Time to Paper ” —创新的时候到了，发布学术论文的时候到了！
Video Frame Buffer Read/Write IP 支持您将视频数据从存储器域（AXI4 存储器映射接口）迁移到 AXI4-Stream 接口，或反之亦然。
Xilinx统一软件环境应用程序如何使它从最初的硬件设计变为现实？ 在本课程中，我们将介绍与第三方框架，Python API和绑定的集成，用于微服务部署的容器化（包括Docker和Kubernetes）以及其他相关主题。