【视频】从 SDK 迁移至 Vitis 平台

judy 在周五, 03/20/2020 - 15:08 提交

指导 SDK 用户如何将现有 SDK 项目迁移至 Vitis™ 统一软件环境

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

Vitis Command Line Flow 和 Vitis Analyzer	【视频】利用 Xilinx Vitis 加速 AI 摄像头开发	Vitis 从入门到实践，需要几“部”？
【视频】Vitis 命令行流程中的 GDB 调试	研讨会回放｜使用Vitis DSP库和Vitis Model Composer在AI引擎上进行信号处理	Vitis™ 视频分析 SDK，将视觉化为强大的洞察力

最新文章