博客

本文将先介绍三个VIVADO自带的视频输出通路相关的重要IP核，搭建一个比较简单的视频通路，为不久之后的摄像头到显示屏通路打下基础......

RGB 图像转灰度图像的计算，即由当前像素点的 RGB 值计算 YUV 色域的 Y 通道的数值

在进行加减乘除运算时一定要注意位宽，保证足够大的位宽，防止数据溢出，如果溢出结果就会出现错误，尤其是加和乘运算，一定要计算好位宽（位宽的计算可以都取其最大值，看最大值计算后的位宽就是最大位宽，采用这个位宽数据就溢出不了）。

为支持ＩＤ路由，每个PCIE设备（端点和交换开关）中都应设置有贮存设备总线号和设备号的寄存器，复位时，该寄存器清０，每当设备在它的原级链路上检测到一个Type0配置写事务包时，它就从该TLP头标中的第８～９字节“捕获”它自己的总线号和设备号，并贮存入上述总线号和设备号寄存器。

verilog参数例化——1、参数定义parameter；2、参数例化

AXI2MEM转换接口需要将来自PCIE的AXI信号（时钟为250MHz或者500MHz）转换成100MHz时钟的MEM接口。MEM接口用于SOC总线主端口，用于读写芯片内部模块或者配置寄存器。

本文以xinlinx FPGA PCIE为例，选择集成AXI的PCIE结构为例，说明AXI接口读写地址是如何映射成PCIE读写地址的。

使用逻辑门和连续赋值对电路建模，是相对详细的描述硬件的方法。使用过程块可以从更高层次的角度描述一个系统，称作行为级建模（behavirol modeling）。

HDMI主要用于给高清显示设备传输视频和音频数据，除了使用专门的HDMI芯片外，当然还可以用ZYNQ的PL部分产生相应的时序，本文就是用FPGA的IO口与HDMI显示设备直接进行通信。

RC端通过配置TLP读写EP端PCIE的BAR0/1寄存器，确定EP端PCIE的存储空间。其中配置TLP需要用到总线号，设备号，以及功能号。

对于设计者来说，当然希望我们设计的电路的工作频率尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这确实是一个很重要的方法，今天我想进一步去分析该如何提高电路的工作频率。

在ZYNQ开发过程中，PS与PL之间的通信是不可避免的，除了MIO与EMIO通信外，还有一种更高速的接口与ARM核通信。本章将创建并测试一个基于高速AXI总线的IP核，以及调用并测试vivado自带的IP核。

PCIE的三种事务读写：存储器读写、配置读写、I/O读写

阻塞赋值：前面语句执行完，才可执行下一条语句；即：前面语句的执行（b=a）阻塞了后面语句的执行（c=b）。即：always块内，2条语句顺序执行。

Non-posted（非转发）事务和-posted（转发）事务都是PCIE TLP（事务层包）类型。Non-posted TLP有返回TLP，而posted事务没有返回。记忆技巧：非转发事务非要返回。本文中说的事务指的是PCIE事务层TLP。

双线性插值是常用的插值算法，是许多图像处理算法的组成部分。双线性插值由包围当前目标像素点的4个像素点的数值通过与当前像素点的相对位置偏移进行插值计算。

目前主流的FPGA都采用基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。

根据综合工具设计FPGA：很多综合工具都有特殊的算法，取决于不同的目标器件，执行不同的约束和编译选项，在创建FPGA设计之前，设计者应该充分了解所用的综合工具如何处理设计。

任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本，内容又不那么一致，为了彻底解决这个问题，我研究了一天，终于找到了一种很简单的解读办法，可以看透它的本质，而且不需要再记复杂的公式了。

传播延时，即I/O管脚输入到非寄存器输出延时。信号从任何一个I/O脚输入，通过一个宏单元内的组合逻辑后，从另一个管脚输出，所需要的时间。范围：5～12ns。