博客

Verilog HDL中数据类型的作用是表示硬件中的数据存储和传输，总体上数据类型可以分为两类，代表不同的赋值方式和硬件结构。

二维卷积是常用的图像处理算法，即图像滑窗内的并行数据按滑窗内的坐标与卷积核函数对应坐标的参数相乘后，将所有乘法积值相加得到卷积滤波结果。

按照Verilog 2005的标准：0-9、a-f、z、x称作数字位（digit）；表示数字正负的’+‘和’-‘视作一元操作符（unary operator）；常说的二进制、八进制、十进制、十六进制称作数字的基（base）；其在Verilog中的表示’b’、‘o’、‘d’、'h’称作基格式（base format）字符；表示常数的bit数称作size。

输入设计：通过文本编辑器（.v文件），或者核生成器、或者原理图输入一个设计（.v文件）

二维缓冲的功能是将串行的像素点数据转化为并行的多个像素点的滑窗，将滑窗内的坐标中心点作为当前并行数据对应的像素点，一般用于插值计算或者二维卷积。

双口RAM经常用于跨时钟域处理，且比FIFO灵活性更大。本文给出一个具体的设计实例，让大家理解双口RAM在跨时钟域处理中乒乓操作的用法。

图像处理算法在 sysgen 中实现，大多使用定点整数计算，并且为了与图像算法原理一致，定点整数也仅限于无符号整数。

什么是Setup 和Holdup时间？什么是竞争与冒险现象？解决办法？如何解决亚稳态？说说静态、动态时序模拟的优缺点、用VERILOG写一段代码，实现消除一个glitch。

本文介绍DAC芯片的Interleaved模式的使用，或者叫交错模式。

虽然在图像数据流水线中已包含行列坐标，但是一些算法由于其本身的设计必须由行有效信号 lv 重新生成行列坐标。

ADC和DAC是FPGA与外部信号的接口，从数据接口类型的角度划分，有低速的串行接口和高速的并行接口。FPGA经常用来采集中高频信号，因此使用并行ADC和DAC居多。本文将介绍如何使用FPGA驱动并行ADC和并行DAC芯片。

本系列文章主要说明基于 Xilinx FPGA 的实时图像处理。虽然 FPGA 开发用的 HDL 语言与 Intel FPGA（前身 Altera）通用，但是比较开发工具软件差异的话，还是 Xilinx 开发效率更高。

当RTL代码修改较少时，使用增量编译功能可以提高工程的编译速度。

任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本，内容又不那么一致，为了彻底解决这个问题，我研究了一天，终于找到了一种很简单的解读办法，可以看透它的本质，而且不需要再记复杂的公式了。

AXI 有5个通道：1、写地址通道信号；2、写数据通道信号；3、写响应通道；4、读地址通道；5、读数据通道。

之前介绍了Zynq中的SPI控制器。本文再系统总结下对SPI协议的理解，加强对其认识。最后再说明Zynq中如果配置和使用SPI控制器。

几种触发器的Verliog语言描述：D触发器；RS触发器；JK触发器；T 触发器。

SPI总线传输只需要4根线就能完成——SCK(Serial Clock)：SCK是串行时钟线，作用是Master向Slave传输时钟信号，控制数据交换的时机和速率；MOSI(Master Out Slave in)：在SPI Master上也被称为Tx-channel，作用是SPI主机给SPI从机发送数据......

建立zcu102的Vivado工程，新建Block Design，并且添加zynq模块；运行Run Block Automation，双击打开zynq模块配置查看SD接口配置。

本文简单介绍Zynq中的SPI控制器。本文将“master”称为“主机”；将“slave”称为“从机”；将“slave slect”从机选择简称为SS。