跳转到主要内容

快讯

AMD 推出第二代 Kintex UltraScale+ 中端 FPGA,助力智能高性能系统

新款 FPGA 可为下一代医疗、工业、测试与测量以及广播系统提供高带宽、实时性能与广泛连接。


智能边缘:为下一代边缘人工智能应用赋能

随着工业企业将重心转向以人为本、以地球为中心的工业5.0理念,边缘人工智能(AI)技术正展现出变革性力量。这些解决方案将边缘计算的强大能力与人工智能领域的最新进展相结合

借助 AMD Value Package (AVP),加速提升生产力

AVP 具备出色的可扩展性与灵活性,可随着团队需求发展而不断扩展,让您无需在资源管理上投入过多精力,而将重心放在打造新一代产品上。

Enclustra整合AMD Versal™实现突破性人工智能与边缘计算

Versal SoM模块专为需要实时处理、低延迟、高带宽及人工智能能力的应用而设计,所有功能均集成于紧凑可扩展的硬件平台。

开源 + 算力双赋能!AMD 与 Robotec.ai 打造下一代机器人仿真体系

Robotec.ai 的 RoSi 传感器由 RGS 光线追踪库提供支持,可为激光雷达和雷达仿真提供优化的 GPU 性能,从而能够快速测试复杂的多传感器配置。

AMD 亮相 ISE 2026:为广播级音视频系统提供端到端算力

AMD 提供的端到端计算产品组合涵盖 CPU、GPU、FPGA 与自适应 SoC,能为广播级音视频系统的每个环节——从信号采集到最终显示——提供强劲动力。

超越计算:FPGA——人工智能数据中心稳定与信任的基石

在本文中,我们将探讨日益迫切的安全数据中心的控制需求,安全与信任如何与可管理性相结合,以及现场可编程门阵列(FPGA)为何能够成为构建安全人工智能基础设施的关键战略使能器件。

端侧推理:FPGA正崛起为“非GPU”阵营的中坚力量

随着AI应用的迅猛发展,端侧推理正受到前所未有的关注。与数据中心对极致吞吐的追求不同,端侧推理更聚焦于低延迟、低功耗与高可靠性

高端 FPGA 的“反直觉进化”:为什么 Andromeda XRU30 选择做小?

在高端 FPGA 领域,一个长期被默认接受的逻辑正在被反复强化:性能要更强,板卡就必须更大;射频要更快,系统就必须更复杂。

告别传统 RAID 瓶颈!绿算 FPGA 加速卡让 NVMe SSD 性能拉满

传统RAID架构无法满足当前NVMe SSD性能需求的时代已告终结,一张加速卡将彻底释放存储系统的潜能

思尔芯、MachineWare与Andes晶心科技联合推出RISC-V协同仿真方案,加速芯片开发

思尔芯、MachineWare与晶心科技联合发布一款协同仿真解决方案,旨在应对日益复杂的RISC-V芯片设计。

50 TOPS AI 算力 + 4nm Zen5 架构!AMD P100 嵌入式处理器重塑工业汽车智能

该系列产品面向需要高性能、确定性运行行为以及长期运行寿命的应用,旨在提供卓越的计算、图形和 AI 加速性能。

AMD 携手微软与西门子,支持软件定义汽车的“前移式”开发

此次合作将为汽车开发人员提供基于云的仿真、嵌套虚拟化以及混合关键性工作负载支持

医疗成像 + 工业视觉 + 机器人感知!PolarFire FPGA 视频生态解锁多场景应用

该解决方案协议栈适用于下一代医疗、工业及机器人视觉应用,支持广播级视频质量、SLVS-ECCoaXPress桥接功能及超低功耗运行

莱迪思荣获国际科创节2025年度产品创新奖

Lattice Nexus™ 2在能效、性能、连接性安全性方面较竞品有显著提升,支持开发者快速开发多款FPGA器件,用于创新的产品设计并解决设计中的技术难题。

AI芯片技术演进的双轨路径:从通用架构到领域专用的并行演进——指令集优化与电路级重构协同塑造智能计算新生态

随着人工智能从算法研究走向大规模工程化与产业化落地,计算负载呈现出算力需求激增与应用形态高度分化并存的特征。

原型验证不止于 FPGA:看看 S2C 如何通过高生产力工具链加速 SoC Bring-Up

随着系统级芯片(SoC)设计在规模和接口多样性上的持续扩张,原型验证在容量、互连规划以及 Bring-Up 效率方面面临着更高要求。

PQC 时代,FPGA 为什么成了安全信任的“底座”?

当人们谈论“量子末日”(Q-Day)时,脑海中浮现的往往是未来某天,一台超级量子计算机瞬间破解所有加密的科幻场景。然而,真正的威胁远比这更现实、更迫在眉睫

AMD Kintex UltraScale+ 系列 FPGA 开发板速选

在中高端 FPGA 应用中,AMD Kintex UltraScale+ 系列通常用于对吞吐能力、接口规模和功耗控制都有高要求的系统。

FPGA 也要“COM 化”了:oHFM 标准背后的产业信号

在过去很长一段时间里,FPGA 世界有一条几乎默认成立的“潜规则”:性能越高,定制越深;一代芯片一代板。接口不统一、载板强绑定、I/O 分配高度碎片化,几乎成了 FPGA 工程的“宿命”。