网表 | FPGA 开发圈

网表

FPGA如何生成网表保护代码

judy 在周五, 06/07/2024 - 11:04 提交

本文介绍使用Intel Quartus Prime和Xilinx Vivado生成和保护网表代码的一般步骤

judy 在周一, 03/11/2024 - 15:14 提交

有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件

每日头条

AMD MicroBlaze™ V 处理器是一款面向 AMD 自适应 SoC 和 FPGA 的软核 RISC-V 处理器 IP。MicroBlaze V 处理器基于 32 位 RISC-V 指令集架构

在 Windows 操作系统中，环境变量可从项目导航 GUI 中进行设置或复原。

近年来，深度学习框架的快速发展使得人工智能应用领域取得了巨大的进步。其中，Caffe框架以其简单易用、高效快速的特点受到了广泛关注和应用。

此文针对一个MultiBoot应用案例做一些深入探讨，需要读者比较熟悉FPGA的MultiBoot设计流程

本文将详细讲解如何使用ModelSim来仿真SA5T-100 SERDES，这对于项目前期评估阶段的用户将有重要意义，有助于快速熟悉和使用这颗100K逻辑的FPGA。

AMD 在 2024 赛季赞助了多支 FIRST® 机器人竞赛团队。FIRST® 机器人竞赛旨在教导高中生如何构建能够执行特定任务的机器人

Vitis 2023.2是Vitis开发工具变化较大的一个版本，设计流程和界面发生了变化。今天介绍一下Vitis New IDE的一个新功能。

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛