AXI协议自定义IP
judy 在 周四, 06/11/2026 - 15:12 提交
在基于 ARM + FPGA 的 SoC 设计中(如 Zynq / Zynq MPSoC / Versal),AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器,还是软件驱动硬件加速单元,自定义 AXI Peripheral IP 都是一个绕不开的技能

在基于 ARM + FPGA 的 SoC 设计中(如 Zynq / Zynq MPSoC / Versal),AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器,还是软件驱动硬件加速单元,自定义 AXI Peripheral IP 都是一个绕不开的技能

AXI4协议基于猝发式传输机制。在地址通道上,每个交易有地址和控制信息,这些信息描述了需要传输的数据性质。主从设备间的数据传输有两种情况,一种是主设备经过写通道向从设备写数据(简称写交易),另一种是主设备经过读通道从从设备那里读取数据(简称读交易)

在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了很多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。