FPGA 和 CPLD 到底差在哪？这是新手最容易踩的第一个坑
很多刚接触电子和嵌入式的同学，都会在一个问题上反复纠结：FPGA 和 CPLD 看起来都能“写逻辑”，它们到底有什么区别？我该先学哪个？
CPLD
Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑
Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V
Xilinx FPGA和CPLD供电
基于闪存技术的Xilinx CPLD具有较低的逻辑密度，功耗也比较低。为了提高逻辑密度、集成更多功能，PLD厂商的每一代器件都会采用当前最新的工艺技术。不同的功能需求以及集成工艺，使得PLD的供电电压有所不同。
![http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13348-392…](http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13348-39220-tu1xilinxcoolrunner-iidejiagoutu.png"){kind=link}